Преобразователь двоичного кода во временной интервал

Номер патента: 1785077

Авторы: Судаков, Тюляков, Редько

Скачать ZIP архив.

Текст

(5 ц 5 Н 03 2 Е ИЗОБ ПИСА ЕЛЬ СТВУ МУ С К АВТО ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(72) В.А,Редько, А,Н.Судаков и А,Е.Тюляков (56) 1. Авторское свидетельство СССР М 1453597, кл. Н 03 М 1/82, 1987.2. Авторское свидетельство СССР М 1376243, кл. Н 03 М 5/08, 1986;(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ(57) Изобретение может быть использовано в вычислительной технике, в частности устройствахх и реобра зова ния информации. Цель: повышение помехоустойчивости - доПредлагаемое устройство относится к вычислительной технике, а именно к устройствам преобразования информации, и может быть использовано в вычИслительно-управляющих системах автоматики.Известен преобразователь двоичного кода во временной интервал, содержащий генератор, элемент И, формирователь импульсов, преобразователь последовательного кода в параллельный, пять триггеров, элемент И и элемент задержки.Известен также преобразователь двоичного кода во временной интервал, содержащий. преобразователь код-код, преобразователь последовательного кода в параллельный; делитель частоты, генератор импульсов, триггер, элемент И, формирователь импульсов, сумматор и счетчик импульсов 1). стигается тем, что это устройство содержит формирователь выходного сигнала, основной и дополнительный триггеры, генератор ймпульсов, основной й дополнительный блоки регистров; два счетчика "импульсов, основной и три дополнительных элемента И, два формирователя импульсов, преобразователь кодовых последовательностей, дополнительные блок сравненйя кодов идва элемента ИЛИ, й создается за счет приема первого и повторногокода, разделения процесса преобразования кода во временной интервал на этапвводавиэтап преобразованиякода, сравнения первого и повторного принятых кодов свыдачей контрольного сигнала оправильйости его приема. 1 ил,Такие преобразователи обладают низ 1 кой помехоустойчивостью,Наиболее близким к предлагаемому техническому решению является-преобра- СО зователь двоичного кода во временной ин- ОЧ тервал, описанный в (2. и . С)Прототип содержит формирователь выходного сигнала, триггер, генератор, блок регистров, первый и второй счетчики импульсов. элемент И, первми и второи формирователи импульсов, преобразователь кодовых последовательностей,тюамеПрототип имеет низкую помехоустойчивость, Это вызвано тем, что при записи в устройство кода воздействие помех может привести к искажению вводимого кода и, следовательно, к ошибке преобразования.Цепью изобретения является повышение помехоустойчивости.Сущность изобретения состоит в том, следовательностей подключен к второму что в преобразователь двоичного кода во входу второго элемента ИЛИ, выход дополвременной интервал, содержащий форми- нительного триггера соединен с первыми рователь выходного сигнала, триггер, гене- входами первого и второго дополнительных ратор импульсов, блок регистров, два 5 элементовИ,вторыевходыкоторыхявляютсчетчика импульсов, элемент И, два форми- ся входной информационной шиной, а выхорователя импульсов и преобразователь ко- ды подключены соответственно к первому и довых иовых последовательностей, первый и второму входам преобразователя кодовыхвторой выходы которого подключены ксоот- последовательностей, выход дополнительветствующим входам блока регистров, вы ного формирователя импульсов является ходы разрядов блока регистров соединены дополнительной выходной шиной, а третий с информационными входами первого счет- и четвертый входы триггера являются соотчика ймйульСов", выход которого подключен ветственно шинами логического нуля и лок первому входу формирователя выходного гической единицы.сигнала, выход которого является выходной 15 Сущность изобретения в том, что повышиной, выход первого формирователя им- шение помехоустойчивости достигается за пульсов соединен с первым управляющим счет раЗделения процесса преобразования входом первого счетчика импульсов, второй кода во временной интервал на два этапа: управляющий вход которого подключен к этап ввода кода и этап преобразования ввевыходу элемента И, выход формирователя 20 денного кода во временной интервал, атак- выходного сигнала подключен к первому же за счет обеспечения возможности входу элемента И, выход генератора им- приема повторного кода с выдачей конт- пульсов подключен к второму входу.элемен- рольного сигнала о правильном его приеме.та И и к первому входу первого Сущность изобретения поясняется черформирователя импульсов, первый вход 25 тежом,триггера является первой управляющей ши- ПреобраЗователь двоичного кода во ной, введены дополнительный триггер, три временной интервал содержит формировадополнительных элемента И, дополнитель- тель 1 выходного сигнала, триггер 2, генераный блок регистров, блок сравнения кодов тор 3 импульсов, блок 4 регистров, первый и два элемента ИЛИ, при этом второй вход 30 счетчик 5 импульсов, второй счетчик 6 импервого формирователя импульсов являет- пульсов, элемент И 7, первый формировася второй управляющей шиной, а его выход тель 8 импульсов, второй формирователь 9 соединен с вторым входом формирователя импульсов, преобразователь 10 кодовых по- выходного сигнала, выход генератора им- следовательностей, дополнительный тригпуль всо подключен к входу второго счетчи гер 11, первый, второй и третий14 ока импульсов, выход которого через первый дополнительные элементы И 12, 13 доэлемент ИЛИ подключен к перво- полнительный блок 15 регистров, блок 16у дополнительнОго тригге- сравнения кодов, первый и второй элеменра и через второй элемент ИЛИ - к первому ты ИЛИ 17, 18, Первый и второй выходы управляющему входу дополнительного бло преобразователя 10 подключены к соответка регистров, второй управляющий вход ко- ствующим входам блока 4, выходы разряторого соединен с вторым выходом дов которого соединены с преобразователя кодовых последователь- информационными входамйсчетчика 5, вы- ностей, первый вход триггера соединен с ход которого подключен к первому входу вторым входом дополнительного триггера, 45 формирователя 1. Выход формирователя 1 выход которого подключен к третьему уп- является выходной шиной устройства, Выравляющему входу дополнительного блока ход формирователя 1 является выходной регистров, выход которого соединен с вто- шиной устройства. Выход формирователя 8 рым входом триггера, выход которого под- соединен с первым управляющим входом ключен к третьему управляющему входу 50 (вход записи) счетчика 5 и с вторым входом блока регистров, выходы разрядов блока ре- формирователя 1. Второй управляющий гистров и дополнительного блока регистров вход(вход вычитания) счетчика 5 подключен через блок сравнения кодов подключены к к выходу первого элемента И 7. Выход форпервому входу третьего дополнительного мирователя 1 подключен к первому входу элемента И, второй вход которого.подклю элемента И 7. Выход генератора 3 подключен к выходу блока регистров, выход тоеть- чен к второму входу элемента И 7 и к перво его "дополнительного элемента И через му входу формирователя 8. Первый входвторой формирователь импульсов подклю- (вход К) триггера 2 является первой управчен к второму входу первото первотоэлемента ИЛИ, ляющей шиной устройства, второй управляпервый выход прес разово и еобразователя кодовых по- ющей шиной устройства является второй51015 20 25 30 35 40 45 50 55 вход формирователя 8. Выход генератора 3 подключен также к счетному входу счетчика 6, выход которого через элемент ИЛИ 17 подключен к первому входу (вход Й) триггера 11 и через элемент И 18 - к первому управляющему входу блока 15, второй управляющий вход которого соединен с вторым выходом преобразователя 10. Первый вход (вход й) триггера 2 соединен с вторым входом счетчика 6 и с вторым входом (вход Я) триггера 11, выход которого подключен к третьему входу блока 15, Выход блока 15 соединен с вторым входом (вход синхронизации) триггера 2, выход которого подключен к третьему входу блока 4. Выходы разрядов блока 4, 15 через блок 16 подключены к первому входу элемента И 14, второй вход которого подключен к выходу блока 4, Выход элемента И 14 через формирователь 9 подключен к второму входу элемента ИЛИ 17. Выход триггера 11 соединен также с первыми входами элементов И 12, 13, вторые входы которых являются входной информационной шиной устройства, а выходы подключены соответственно к первому и второму входам преобразователя 10, первый выход которого соединен также со вторым входом элемента ИЛИ 18, Выход формирователя 9 является дополнительной (контрольной) шиной устройства. Третий вход(К-вход) и четвертый вход (3-вход) триггера 2 являются соответственно шинами логического нуля и логической единицы устройства.Преобразователь двоичного кода во временной интервал работает следующим образом,В исходном состоянии импульсы с вы- хода генератора 3 поступают на вход счетчика 6, который выполняет функции делителя частоты, Коэффициент деления счетчика 6 установлен таким, что период повторения импульса на его выходе равен максимально возможной длительности выходного переменного интервала, т.е, минимально возможному интервалу времени между запусками преобразователя. Импульсы с выхода счетчика 6 через элемент ИЛИ 17 поступают на вход й триггера 11, устанавливая его в нулевое состояние. Сигнал логического "0" с выхода триггера 11 поступает на третий вход блока 15, т,е. на вход установки, разрешая установку блока 15 в исходное состояние, которое устанавливается импульсами с выхода счетчика 6 через элемент ИЛИ 18 на первый вход блока 15 (тактовый вход), При этом на выходе блока 15 устанавливается сигнал логического "0". На выходе триггера 2 поддерживается сигнал логической "1", установленный при предыдущем преобразовании. На выходах счетчика 5, формирователей 1, 8 поддерживается сигнал логического "0".Для записи преобразуемого кода на первую управляющую шину устройства, т.е. на вход й триггера 2 и на вход Я триггера 11 подается импульс, Этот же импульс поступает на второй вход(вход установки) счетчика 6, обеспечивая синхронизацию его работы с входным сигналом.Импульс, поступающий на первую управляющую шину устройства, сбрасывает триггер 2 и устанавливает триггер 11 в единичное состояние. Сигнал логического "0" с выхода триггера 2 поступает на вход установки блока 4 (на третий управляющий вход), разрешая установку его в исходное состояние импульсами, поступающими на его тактовый (первый) вход. Сигнал логической "1" с выхода триггера 11 разрешает прохождение преобразуемого кода через элементы И 12, 13 на входы преобразователя 10, а также поступает на вход установки блока 15 (третий управляющий вход), снимая сигнал установки и разрешая запись в блок 15 кода.На входную информационную шину устройства, т.е. на первые входы элементов И 12, 13, подается (дважды) последовательный двоичный импульсный код по двум линиям связи в виде кода "единица" и кода "нулей", При этом единице преобразуемого кода соответствует наличие импульса на линии связи кода "единиц" и отсутствие импульса на линии связи кода "нулей", а нулю соответствует отсутствие импульса на линии связи кода "единиц" и наличие импульса на линии связи кода "нулей". Импульсы кода "единиц" и кода "нулей" через элементы И 12, 13 поступают на вход преобразователя 10, на первом выходе которого формируются тактовые импульсы путем логического сложения импульсов кода "единиц" и кода "нулей", а на втором выходе - прямой последовательный код.Поеобоазуемый код со второго выхода преобразователя 10 подается на вторые управляющие входы (информационные) блоков 4, 15. Тактовые импульсы с первого выхода преобразователя 10 поступают на первый управляющий вход блока 4, который при этом устанавливается в исходное состояние. На выходе блока 4 появляется сигнал логического "0". Кроме того, тактовь 1 е импульсы с первого выхода преобразователя 10 через элемент ИЛИ 18 поступают на первый управляющий вход блока 15. При этом преобразуемый код записывается в блок 15, По .окончании записи кода, когда блок 15 заполняется на его выходе появляется сиг10 15 20 25 35 ется 40 50 55 нал логической "1", который поступает на вход синхронизации триггера 2. Триггер 2 устанавливается в единичное состояние.Сигнал логической "1" с выхода триггера 2 поступает на третий управляющий вход блока 4, т,е. на его вход установки, разрешая запись в блок 4 повторного кода. Повторный код через элементы И 12, 13 и преобразователь 10 запйсывэется в блок 4, аналогично рассмотренной выше записи в блок 15.По окончании записи повторного кода в блок 4 на выходе последнего появляется сигнал логической "1", который поступает на второй вход элемента И 14.Записанные таким образом первый и повторный коды с выходов разрядов блока 15, 4 соответственно поступают на входы блока 16, При совпадении кодов на входе блока 16 появляется сигнал логической "1", который через элемент И 14 поступает на вход формирователя 9 и запускает его. Импульс с выхода формирователя 9 через элемент ИЛИ 17 поступает на вход В триггера 11 и сбрасывает его. Логический "0" с выхода триггера 11 запрещает прохождение сигналов через элементы И 12, 13, а также поступает на вход установки блока 15, который устанавливается в исходное состояние импульсами с выхода счетчика 6, поступающими через элемент ИЛИ 18 на первый управляющий вход. Импульс с выхода формирователя 9 поступает также на дополнительную (контрольную) шину устройства, что свидетельствует о правильной записи преобразуемого кода и разрешает преобразование.В случае несовпадения первого и повторного кодов на выходе блока 14 присутствует сигнал логического "0", При этом на выходе элемента И 14 поддерживается сигнал логического "0" и формирователь 9 не запускается. Отсутствие импульса на дополнительной (контрольной) шине устройства свидетельствует об искажении преобразуемого кода и о необходимости повторить запись, При этом первый же импульс с выхода счетчика 6, поступающий через элемент ИЛИ 17 на вход В триггера 11, обнуляет последний. При этом элементы И 12, 13 закрываются, а на входе установки блока 5 устанавливается сигнал установки.При правильной, без искажений, записи преобразуемого кода, когда на дополнительной (контрольной) шине устройства присутствует импульс, преобразование записанного кода во временной интервал производится следующим образом,На вторую управляющую шину устройства, т.е. на второй вход формирователя 8 подается импульс, Импульс с выхода формирователя 8 поступает на первый управляющий вход счетчика 5 (вход предварительной записи) и на второй вход формирователя 1. При этом по переднему фронту этого импульса в счетчик 5 записывается преобразуемый код, поступающий на входы записи счетчика 5 с выходов разрядов блока 4, При записи в счетчик 5 ненулевого кода на его выходе появляется сигнал логической "1"; который поступает на первый вход формирователя 1, подготавливая его к работе, По заднему фронту импульса на выходе формирователя 1, являющемся выходной шиной устройства, появляется сигнал логической "1", т,е. формируется передний фронт выходного временного интервала.Сигнал логической "1" с выхода формирователя 1 подается на первый вход элемента И 7. При этом импульсы с выхода генератора 3 начинают проходить на второй управляющий вход (вход вычитания) счетчика 5. Код, записанный в счетчик 5, начинает считываться. По окончании считывания, когда счетчик 5 обнуляется, на его выходе появляется сигнал логического "0", который возвращает формирователь 1 в исходное состояние, На выходе формирователя 1, т.е, на выходной шине устройства, формируется задний фронт выходного временного интервала, Логический "0" с выхода формирователя 1 запрещает прохождение импульсов через элемент И 7 на вход вычитания счетчика 5, На этом преобразование заканчиваФормула изобретенияПреобразователь двоичного кода во временной интервал, содержащий формирователь выходного сигнала, триггер, генератор импульсов, блок регистров, первый и второй счетчики импульсов, элемент И, первый и второй формирователи импульсов и преобразователь кодовых последовэтельностей, первый и второй выходы которого подключены к соответствующим одноименным входам блока регистров, выходы разрядов которого соединены с соответствующими информационными входами первого счетчика импульсов, выход которого подключен к первому входу формирователя выходного сигнала, выход которого является выходной шиной, выход первого формирователя импульсов соединен с первым управляющим входом первого счетчика импульсов, второй управляющий вход которого подключен к выходу элемента И, первый вход которого подключен к выходу формирователя выходного сигнала, выходгенератора импульсов подключен к второму входу элемента И и к первому входу1785077 10 Составйтель А,СудаковРедактор Техред М.Моргентал Коррект отыл Тираж Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ 113035, Москва, Ж, Раушская наб 4/5 акаэ 437 ВНИИ льский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 роизводственн первого формирователя импульсов, первый вход триггера является первой управляющей шиной, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, в него введены дополнительный триггер, три дополнительных элемента И, дополнительный блок регистров, блок сравнения кодов и два элемента ИЛИ, при этом второй вход первого формирователя импульсов является второй управляющей шиной, а его выход соединен с вторым входом формирователя выходного сигнала, выход генератора импульсов подключен к счетному входу второго счетчика импульсов, выход которого через первый элемент ИЛИ подключен к первому входу дополнительного триггера и через второй элемент ИЛИ - к первому управляющему входу дополнительного блока регистров, второй управляющий вход которого соединен с вторым выходом преобразователя кодовых последовательностей, первый вход триггера объединен с вторым входом дополнительного триггера, выход которого подключен к третьему управляющему входу дополнительного блока регистров, выход которого соединен с вторым входом триггера,выход которого подключен к третьему управляющему входу блока регистров, выход разрядов которого и выходы разрядов дополнительного блока регистров подключе ны соответственно с первым и вторымвходами блока сравнения кадое, выход которого подключен к первому входу третьего дополнительного элемента И, второй вход которого подключен к выходу блока регист ров, а выход через второй формировательимпульсов подключен к второму входу первого элемента ИЛИ, причем первый выход преобразователя кодовых последовательностей подключен к второму входу второго 15 элемента ИЛИ, выход дополнительноготриггера соединен с первыми входами перваго и второго дополнительных элементов и, вторые входы которых являются входной информационной шиной, а выходы подклю чены соответственно к первому и второмувходам преобразователя кодовых последо- вательностей, выход второго формирователя импульсов является дополнительной выходной шиной, а третий и четвертый вхо ды триггера являются соответственно шинами логического нуля и логической единицы.

Смотреть

Заявка

4859684, 14.08.1990

ЛЕНИНГРАДСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ

РЕДЬКО ВЛАДИМИР АЛЕКСАНДРОВИЧ, СУДАКОВ АЛЕКСАНДР НИКОЛАЕВИЧ, ТЮЛЯКОВ АРКАДИЙ ЕВГЕНЬЕВИЧ

МПК / Метки

МПК: H03M 1/82

Метки: кода, интервал, временной, двоичного

Опубликовано: 30.12.1992

Код ссылки

<a href="http://patents.su/5-1785077-preobrazovatel-dvoichnogo-koda-vo-vremennojj-interval.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь двоичного кода во временной интервал</a>

Похожие патенты