Устройство для извлечения квадратного корня и его обратной величины

(5 06 Р 7 552 РЕТЕН женеров 0-летия рный оэеф во СССР 1978, СССР 3 и 24 сдвига,ности, коммутато 1 ионные выходы 28 22, регистры25 анализа раи 27, информ блоры оист корнязводит адратног ичины пр Вычисление к его обратной ве по алгоритму, с рекуррентные со х.= х. + 1 1-(1 ф 12 ц у,2 у; = ех =х,( у. ри у.)х,ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР ОПИСАНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕЛ(71 ) Киевский институт ингражданской авиации им, 6СССР(56) Авторское свидетельстУ 732863, кл. О 06 Р 7/55Авторское свидетельство9 1 024914, кл. С 06 Р 7/5 Изобретение относится к вычислительной технике и может быть использовано для аппаратного вычисления квадратного корня и его обратной величины.Цель изобретения - повышение быстродействия устройства.На чертеже представлена структурная схема устройства.Устройство состоит из блоков 1 вычисления итерации, блоков,2 коррекции, синхровходов 3-8 устройства, входа 9 логического нуля, информационных входов 1 0 и 11 устройства; блоки 1 вычисления итерации содержат регистры 12 и 13, сумматоры 14 и 15, регистры 16 и 17 сдвига, блок 18 ана лиза разности; блоки 2 коррекции содержат регистры 19 и 20, вычитатели(54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КАДРИЯ И ЕГО ОБРАТНОЙ ВЕЛИ(57) Изобретение относится к вычислительной технике и может быть использовано для аппаратного вычисления квадратного корня и его обРатной величины в избыточной системе счисления в форме с фиксированной запятой, Целью изобретения является повышение быстродействия устройства. Устройство позволяет потактно обрабатывать данные по мере их поступления и осуществлять одновременно коррекцию полученных результатов после каждой итерации. 1 ил.е значение после первошага 1.-й итерации- 12п порядковый номер итерации;число разрядов аргумента;5 прямой и обратный код сигнала сравнения значений и у;В результате получаютехкон х и ю у,= упх О Известно, что при вычислениях с помощью алгоритма (1) происходит удлинение значений на величину К, опФ ределяемую соотношениемК, = П (1 + 2 : )1:о1Таким образом, полученные значения х., у в К . раз больше истинного1значения длины вектора после поворота, поэтому необходима коррекция по-, лученных результатов, те. необходимо25 найти х.с - , у- , При правильно организованной операции деления должно выполняться равенство12К 30 где число Е - частное от деления может быть представлено в видепроизиведения, т.е. Е = П (1- Г;2), Тогда х, х,Е =(2) где х; у - значение после первого шаг 1.-Й интеО при х.с у"1 приу ) х 1,50 Тогда алгоритм (2 для коррекции полученных результатов при реализации алгоритма (1)х" = х.-Гх. 2411у=у., - Оу,255 рации в результатекоррекции.Устройство р.ботает следующим образом.Рассматривают работу блокавычисления итерации, В первом такте в регистр 12 заносится по входу О значение х = х, в регистр 13 заносится по входу 11 значение у= 1, с приходом импульса на синхровход 1 в регистры 12 и 13 записываются значения х = х, у, = 1. Регистры 16 и 17 сдвига соединяются с соответствующими вторыми входами сумматоров 14 и 15 таким образом, что на входы поступают значения хс и у со сдвигом на один разряд вправо, кроме того, на первый вход сумматоров 14 и 15 поступают значения хо и у,Полученные на выходах сумматоров 14 и 15 величины х , и у 1 поступают1 1в блок 2 коррекции, где осуществляется коррекция результата, Работа сумматоров 4 и 15 управляется по величинами а, которыеэа счет сравнения значений х у. определяются в блоке18, с приходом импульса на синхровход 2 в блок 18 анализа разности записываются значения х и у. а с приходом импульса на синхровход 3 значения цифр о, и а . передаются для управления сумматоров 14 и 15. Во втором такте производится запись результатов вычислений иэ первого блока 2 коррекции во второй блок 1, т.е. полученные значения х;, и у. после пер 1+ 1вого шага 1-й итерации в результате коррекции иэ первого блока 2 записываются в регистры 12 и 13 второго блока 1 соответственно. Одновременно в регистры 12 и 13 первого блокапоступают коды второго операнда. В первом блоке 1 производится выполнение первой итерации над вторым операндом, аналогично, как в первом такте, выполняется первая итерация над первым операндом, а во втором блоке 1 выполняется вторая итерация над первым операндом, В третьем такте производится запись результатов вычислений из первого и второго блоков 2 коррекции во второй и треий блок 1 соответственно и одновременно в регистры 12 и 13 первого блока 1 вычисления итерации поступают коды третьего операнда, В первом блоке выполняется первая итерация над треть 1545218 610 15 20 25 30 35 40 им операндам, ва втором - вторая итерация над вторым операндом, в третьем - третья итерация над первым операндом. В дальнейшем результаты из предыдущих блоков поступают в последующие блоки, а в первый блок поступают два операнда и т.д .Рассматривают работу блока 2 коррекции.Значения х. и у 1 на выходах сум 111маторав поступают соответственно в регистры 19 и 20, С приходом импульса на синхровход 4 в регистры 19 и 20 записываются значения х. и у ., Регистры 23 и 24 сдвига осуществляют сдвиг значений х и у . на один раз-, ряд вправо, т.е, их умножение на 2 а результаты (сдвинутые значения х.2 и у.2 -) поступают на первые входы коммутаторов 26 и 27 .соответственно, На вторые входы коммутаторов 26 и 27 поступают сигналы логического нуля, С приходом импульса на синхровход 5 в блоке 25 анализа разности записываются значения хи у , а с приходом импульса на син 1хровход 6 значения цифр С; = 0,1 передаются для управления коммутаторов 26 и 27. 1 а первые входы вычитателей 21 и 22 поступают соответственно значения х у ., а на вторые входы вычитателей 21 и 22 поступают соответственно значения Г,х,2 С, у 2. В каждом блоке 2 коррекции вычисляется алгоритм (2). В каждом 1-м (д = 1,2п 3 итерационном блокеи блоке 2 коррекции сдвиг на один разряд вправо осуществляется путем жесткого соединения выходов разрядов регистров с входами разрядов регистра сдвига со сдвигом на данное число разрядов. Формула изобретения 45 Устройство для извлечения квадратного корня и его обратной величины, состоящее иэ и блоков вычисления (где и - число разрядов аргумента) итерации, каждый из которых содержит первый и второй регистры, первый и Второй сумматоры, первый и второй регистры сдвига, блок анализа. разности, причем входы разрешения записи первого и второго регистров соединены с первым синхравхадом устройства, в ин- формационные входы подключены соответственно к первому. и второму информационным входам ус. трайства, ыхады первого и втарсга регистров сое- -динены с первыми входами соответственна первого и второго сумматоров, свходами первого и второго регистровсдвига и с первым и вторым информационными выходами блока анализа разности соатВетственна, первый и второй управляющие входы которого подключены к второму и третьему синхравходам устройства соответственно, апервый и второй выходы соединены свторым и третьим синхровходами устройства соответственна, а т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в нега дополнительно введены п блоков коррекции,каждый из которых содержит первый ивторой регистры, первый и второй ре гистры сдвига, первый и второй коммутаторы, первый и второй вычитатели,блок анализа разности, причем выходыпервого и второго сумматоров ь.-го(х = 11 и) блока итерации соединены с информационными входами соответственна первого и второго регистров х-го блока коррекции, входы разрешения записи которых соединены счетвертым синхравхадом устройства,выход первого регистра -го блокакоррекции соединен с первым входомпервого вычитателя, с информационнымвходом первого регистра сдвига и первым информационным входом блока анализа разности -го блока коррекции,выход второго регистра -го блокакоррекции подключен к первому входувторого вычитателя, информационномувходу второго регистра сдвига и второму информационному входу блокаанализа разности -го блока коррекции, выходы первого и второго регистров сдвига д-го блока коррекции соединены с первыми входами соответственно первого и второго коммутаторовтого же блока коррекции, вторые входы которых подключены к пятому синхро.входу устройства, а выходы - к вторым входам соответственна первого ивторого вычитателей д-го блока коррекции, первый и второй управляющиевходы блока анализа разности д-гоблока коррекции соединены соответственна с шестым и седьмым синхровходами устройства, а первый и второйвыходы - с третьики входами первогои второго коммутаторов того же блокакоррекции, выходы первого и второго1545218 Составитель И. Жуковрбер Техред М.Ходанич Корректор С,Че е гор Г Заказ 491 НИИПИ Го Тираж 561 Подписноекомитета по изобретениям и открытиям при ГКНТ СССР Москва, Ж, Раушская наб., д. 4/5 арственног 1303 Производственно-издательский комбинат "Патент жгород, ул. Гагарина, 101 вычитателей -го блока коррекциисоединены с информационными входамипервого и второго регистров (ь+1)-гоблока вычисления итерации, выходы первого и второго вычитателей и-г блока коррекции является соответственно первым и вторым информационными выходами устройства.