H04L 3/02 — H04L 3/02

Номер патента: 758545

Опубликовано: 23.08.1980

Авторы: Доброчасов, Проскуряков

МПК: H04L 3/02

Метки: имитации, помех

...К ь К а способом стохастической кусочно-линейной аппроксимации, при котором осуществляется разбиение области изменения (О, 1) случайных чисел на Х =- 2 равных интервалов;паппроксимация плотности распределения на каждом интервале линейной функцией; формирование реализации случайного числа путем выполнения алгоритма. где х - граничные точки интервалов(х, х 1 );у у р, - равновероятно распределенныена интервале (0,1) случайные числа;Г(х ) - функция распределения событий, заключаюшихся в выборе х, 3. Формирование пуассоновского потока импульсов путем отбора с вероятностью Р импульсов из регулярного потока.4, Формирование группируюшегося потока импульсов путем изменения вероятности отбора импульсов из регулярного потока.Устройство...

Номер патента: 807496

Опубликовано: 23.02.1981

Авторы: Антонов, Гальпер

МПК: H04L 3/02

Метки: вре-мя-импульсных, декодирования, кодов

...3. Одновременно данный "номер" поступает на вход, формирователя 8 номеров кодового интервала, которое подготавливает для будущей записи следующий номер кодового интервала.Сумматор 6 представляет собой замкнутое (подобно счетчику) устройство, на. выходе которого не может появиться число большее, чем максимальный кодовый интервал в декодируемом время-импульсном коде.Блок 4 сравнения сравнивает два числа: число с выхода сумматора 6 и постоянно меняющееся число на вы.ходе счетчика 2. Когда два числа сравняются, на выходе блока 4 сравнения врабатывается сигнал, по которому на выходе Формирователя 8 по-. является следующий по порядку номер кодового интервала. Если в этот мо-мент приходит очередной импульс кодовой последовательности, то в...

Номер патента: 813807

Опубликовано: 15.03.1981

Авторы: Гальцев, Долгов, Крячко, Спиридович

МПК: H04L 3/02

Метки: восстановления, дискрет-ной, информации

...2 отклик поступает на один из двух соответствующих компараторов 9, в которых принимается решение, по какому из выходов согласованного фильтра 2 поступила информация. Нормализованный импульс поступает через соответствующий ключевой блок 10, который управляется тактовой последовательностью, поступающей с первого выхода делителя 6, на единичный вход одного из триггеров 11, который запоминает переданное состояние, и через логический элемент ИЛИ 13 на ключевой блок 14, который управляется задержанными на цикл синхроимпульсами, поступающими с линии 8 задержки. При совпадении задержанного на цикл синхроимпульса и пришедшего на очередном цикле канального импульса происходит установка на ноль счетчика 15, который со следующего такта начинает...

Номер патента: 836807

Опубликовано: 07.06.1981

Авторы: Евстафьев, Ипатов

МПК: H04L 3/02

Метки: последовательностей, троично-коди-рованных, формирования

...М-последовательности состоит из нечетного числа (2 к) элементов памяти 6-1-6-(2 к) на р состояний, где р- простое нечетное число, нечетного числа (2 к) умножителей 7-1-7-(2 к) по модулю р и нечетного числа (2 к) сумматоров 8-1-8-(2 к) по модулю р.Устройство работает следующим образом.836807 Формула изобретения 10 20 25 ЭО 3С момента начала работы ГТИ(фиг.2 а) на выходе генератора 2, т.е.на выходе элемента памяти 6-(2 к)образуется кодированная последовательность максимального периода М-р(2 к)-1-с длительностью символа водин период тактовых импульсов(фиг.2 б) .Затем из М-последовательности спомощью формирователя 3 символов Лежандра образуется троично-кодированная последовательность.Полученная троично-кодированнаяпоследовательность...

Номер патента: 843269

Опубликовано: 30.06.1981

Авторы: Гут, Миневич

МПК: H04L 3/02

Метки: кода, формирования

...которое должно быть преобразовано в код постоянного веса. Со входа 15 поступают в блок 6 управления управляющие сигналы, которые свидетельствуют о том, какими кодами постоянного веса следует работать. Пусть, например, вначале необходимо работать кодами С. Сигналы с блока 6 управления поступают на блоки 9 и 10 элементов И, разрешая прохождение сигнала через те элементы И, которые присоединены к шестому элементу регистра 3 сдвига. Из логчческого блока 2 в регистр 3 сдвига записывается первый представитель кода С 111000,Далее по сигналу с блока 6 управления начинает работать решающий блок 11. Поскольку С = 20, и используются четыре таких последовательного передаваемых кода, то это эквивалентно передаче четырех разрядов кода с...

Номер патента: 886283

Опубликовано: 30.11.1981

Авторы: Инников, Курилов

МПК: H04L 3/02

Метки: биимпульсного, двоичный, сигнала

...Входной биимпульсный сигнал й. поступает на информационньп вход триггера 3 и на вход дифференцирующего блока 1, на одном выходе которого импульсы по положению соответствуют передним фронтам входного сигнала б а на другом - задним фронтам 8 . В зависимости от состояния триггера 3 на выход управляемого формирователя сигналов 2 проходят сигналы либо с одного выхода дифференцирующего блокаФ 1, либо с другого, таким образом, что на выходе управляемого формирователя сигналов 2 формируется последовательность импульсов 2 , имеющая тактовую частоту входного биимпульсного сигнала. На выходе элемента 4 задержки эти импульсы имеют такое положение д которое обеспечивает наиболее устойчивую запись информации вхоцного биимпульсного сигнала О. в...

Номер патента: 886284

Опубликовано: 30.11.1981

Авторы: Гурвиц, Кирьяков

МПК: H04L 3/02

Метки: биимпульсных, двукратных, передачи, сигналов

...И, выходы которых подключенько входам элемента ИЛИ, причем выходыделителей частоты соединены с другимивходами элементов. И.) На чертеже еден сэлектрическая а предлустройства.Устройство содержит элдержки, блок 2 синхрЬнизацратор 3, инвертор 4, два дб частоты, элементы И 7-1ИЛИ 11 и выходной согласующиУстройство работает слразом.Устройство для передачи двукратныхбиимпульсных сигналов, содержащее перВыи делитель частотыВхОд которогосоединен со входом инвертора, выходкоторого соединен со входом второгоделителя частоты и элемент ИЛИ, выход которого соединен со входом вы 10 ходного согласующего блока, о т л ич а ю щ е е с я тем, что, с цельюувеличения скорости передачи, введеныэлемент задержки, элементы И, дешифратор и блок синхронизации,...

Номер патента: 919122

Опубликовано: 07.04.1982

Автор: Проскуряков

МПК: H04L 3/02

Метки: имитации, помех

...перерывы. Генератор 8 выра батывает число у . Блок 9, блок 10 сравнения и регистр 5 обеспечивают розыгрыши очередного состояния. Причем регистр 5 задает номер условия ) путем выбора соответствующей О .группы ячеек из включенной части запоминающего блока 11, а блок 9 осуществляет прибор этих ячеек, что фиксируется блоком 10 сравнения. Полученное на выходе блока 9 очередное состояние заносится в соответствующие разряды регистра 5 импульсом с распределителя 7, ДешиФратор 6 определяет принадлежность этого состояния к первой или второй группе состояний,20 В первом случае на выходе модулятора 2 формируется интервал между переры" вами, во втором случае - перерыв.Второй импульс распределителя 7 возбуждает генератор 8, блок 9 и включает ту...

Номер патента: 924889

Опубликовано: 30.04.1982

Авторы: Гурвиц, Кирьяков, Котырев, Худов, Целибеев

МПК: H04L 3/02

Метки: передачи, сигналов

...Фиг, 2 - временные диаграммы его работы.Устройство передачи сигналов содержит преобразователь 1 бинарных сигнаЛов, синхрогенератор 2, блок 3 10 согласования, фильтр 4, выходной согласующий блок 5, а блок 6 задержгки, дешиФратор 7, первый делитель 8, второй делитель 9, инвертор 10, первый второй, третий и четвертый эле менты И 11, 12, 13 и М элемент ИЛИ 15.Устройство работает следующим образом.выхода источника информации на 2 о один вход блока 6 задержки преобразователя 1 бинарных сигналов и двух- кратные биимпульсные сигналыпоступает случайная последовательность бинарных сигналов (фиг.2 б), на другой 25 вход которого поступает тактовая частота Г (Фиг.2 а) от синхрогенератора 2 с выходов первого и второго подканалов блока б задержки,...

Номер патента: 951735

Опубликовано: 15.08.1982

Автор: Темкин

МПК: H04L 3/02

Метки: имитатор, посылок, телеграфных

...на их выходах появляются соответствующие сигналы. Пусть после этса о блок 5выдает управлякапий сигнал, который открывает один из элементов И 9, ИЛИ 10. 55Тогда на счетный вход триггера 12 сле;РЮкаций импульс приходит в некоторыймомент времени, устанавливая на выходе 35триггера 12 нижний уровень. Формироватйль 13 вновь выдает импульс которыйустанавливает делители 6, 7, формирователь 4 и блок 5 в исходное состояние,Пусть затем выдается управляющий сигнал, который открывает элемент И 8.Тогда на счетный выход триггера 12проходит тактовый импульс и в следующий момент времени на выходе триггера12 устанавливается верхний уровень.Затем весь процесс повторяется, и, таким образом, кратность формируемыхтриггером 12 посылок зависит от...

Номер патента: 987832

Опубликовано: 07.01.1983

Автор: Тунев

МПК: H04L 3/02

Метки: балансный, двоичного, пятиуровневый, сигнал, сигнала

...фор мирует два сигнала у и у , последний образуется иэ сигнала у, задержкой на один тактовый интервал. В сигнале у, нет комбинаций значений, которые Далее предназначены для балансировки этого сигнала. В сигнале у не содержится серий из более чем трех нулевых значений посылок) подряд. Дешифратор 5 обнаруживает в сигнале у, полученном задержкой сигнала у на четыре тактовыхинтервала, небалансные комбинации Ц, которые ответственны за накоплением небаланса (фцифровой сующф), а также выдает значения весов 2 балансирующих кохбина-. 6 О ций, ранее запрещенных в сигнале у Каждой небалансной комбинации соответствует свЬя балансирующая комбинация противоположного зйака 1 веса ). Реверсивный счетчик б подсчи тывает "цифровую сумму" й сигнала у,...

Номер патента: 995356

Опубликовано: 07.02.1983

Автор: Курилов

МПК: H04L 3/02

Метки: биимпульсного, двоичный, сигнал, сигнала

...ж), получаемые при объединении элементом ИЛИ 7 сигналов с 3 О выходов компаратора 3 и 4.В зависимости от частоты входного сигнала меняется длительность импуль-, сов (фиг. 2 а, 2 б), а следовательно, З 5 и амплитуда импульсов на выходе интегратора 2 при неизменном параметре интегрирования.Устройство сохраняет рабоспособность до тех пор, пока пики сигнала 4 О на выходе интегратора оказываются больше опарных напряжений, т.е. достаточными для Формирования на выходах компараторов 3 и 4, При этом скважность выходного двоичногосигнала практически не меняется (поскольку длительность импульсов на выходах компараторов,3 и 4 изменяется на одина-, ковую величину)но меняется скважность тактового сигнала на выходе элемента ИЛИ Диапазон изменения...

Номер патента: 995357

Опубликовано: 07.02.1983

Авторы: Молчанов, Полисский

МПК: H04L 3/02

Метки: декодирования, импульсных, кодовых, последовательностей

...длительности первого вХодного импульса сигнала. По окончании, действия импульса на первом входе устройства сразу же появляется импульс на втором входе устРойства, котОрый сбрасывает регистр 7 сдвига в нулевое состояние и весь процесс повторяется.Если юпульс на втором входе устройства придет с некоторой задержкой или вообще выпадет из кодовой последовательности, т.е. на втором входе устройства присутствует потенциал О, то на первых трех входах элемента И 9 присутствуют следующие три разрешающйх сигнала 1: на первом 60 входе элемента И 9 - сигнал 1 фф с прямого вькода триггера 14, на втором входе элемента И 9 - сигнал "1 с инверсного выхода триггера 15, на третьем инверсном входе элемента И 9 55 сигнал О с второго входа устройства. Под...

Номер патента: 1022322

Опубликовано: 07.06.1983

Авторы: Ицкович, Макаровский, Молотков, Шеховцев

МПК: H04L 3/02

Метки: двоичных, имитации, искажений, сигналов

...для имитации искажений двоичных сигналов содержит блок 1 передачи, регистр 2 сдвига, коммутатор 3, сумматор 4 по модулю два, триггер 5, блок 6 приема, распределитель 7 импульсов, первый 8, второй 9, третий 10 и четвертый 11 бло" . кк сравнения, генератор 12 псевдослучайных последовательностей, блок 13 памяти, шифратор 14, реверсивный счетчик 15, первый 16 и второй 17 вентили, а также первый 18 и второй 19 ограничители. Устройство работает следующим образом.Закодированный сигнал из блока 1 передачи пеступает на первый вход регистра 2 сдвига и сдвигается в нем с частотой второго выхода блока 1. Выходные сигналы разрядов регистра 2 сдвига поступают на коммутатор 3, и один из этих сигналов в зависимости от выходного...

Номер патента: 1046959

Опубликовано: 07.10.1983

Авторы: Кочелаев, Морозов, Седунов, Юдицкий

МПК: H04L 3/02

Метки: данных, декодирования, кодирования, передачи, сигналов, системах, цифровых

...7 анализа выходных сигналов осуществляется сигналами хронизатора 8,Восстановление исходной последовательности цвоичных сигналов по принятой последовательности осуществляется одно 1046959значно с помощью устройства цекоцирования, поскольку временное положениепосылок иа интервале Го жестко фиксируется относительно коцируемых комбинаций символов 111, 101, 010,000 с 5задержкой равной 03 0,25 Г; 0,50 Гои 0,75 Го,Устройство цекоцирования работаетследующим образом,На ахоц формирователя 9 импульсовпоступает последовательность входныхсигналов (фиг. 150), с выхоца которогосигналы одновременно поцаются на информационные вхоцы элементов И 25 блока 10 опрецеления временного положенияимпульсов. На управляющие вхоцы элементов И 25 из формирователя...

Номер патента: 1054916

Опубликовано: 15.11.1983

Авторы: Вертлиб, Гордон, Щитников

МПК: H04L 3/02

Метки: кода

...дополнительныйэлемент. 18 задержки, инвертор 19 иэлемент И 20,Преобразователь работает следующим образом.Трехуровневый сигнал (+1, О, -1)поступающий на вход блока 1 разделения полярностей, преобразуетсяв две последовательности импульсовсоответствующие положительным и отрицательным импульсам входной пос,ледовательности. Анализатор 6 чередования полярностей сигнала формирует один (и) импульс на соответствующем выходе при поступлениидвух( И+1) импульсов одной полярности на соответствующем входе. Первый импульс переводит триггер 10 в,соответствующее состояние, открывая,например элемент И 11, через который проходит второй и последующиеимпульсы, На выходе элемента ИЛИ 2формируются импульсы соответствующие нарушениям биполярности...

Номер патента: 1066040

Опубликовано: 07.01.1984

Авторы: Гурвиц, Левадный, Олещук, Худов

МПК: H04L 3/02

Метки: передачи, сигналов

...выходтретьего триггера соединен с первымвходом второгб элемента ИЛИ, второйвход которого соединен с выходом третьего элемента И, выход второго элемента ИЛИ является выходом преобразователя бинарных сигналов,На фиг. 1 изображена структурная электрическая схема предлагаемого устройства; на Фиг2 в . временные диаграммы, поясняющие его работу. Устройство содержит преобразователь 1 бинарных сигналов, синхрогенератор 2, блок 3 согласования, фильтр 4, выходной согласующийблок 5, преобразователь 1 содержит инвертор б, сумматор 7 по модулю два,. триггер 8, элемент И 9, инвертор 10, элемент И 11, элемент ИЛИ 12, триггеры 13 и 14; иивертор 15, элемент И 16, элемент ИЛИ 17.Устройство работает следующим образом.С выхода источника информации...

Номер патента: 1073894

Опубликовано: 15.02.1984

Автор: Маркарян

МПК: H04L 3/02

Метки: балансного, блочного, кода, троичного, формирования

...импульсов подключены к соответствующим входам преобразователя сигнала параллельного троичного кодав сигнал последовательного кода, кдругим входам которого подключены,выходы последних трех разрядов преобразователя двоичного сигнала последовательного кода в сигнал параллельного кода через последовательносоединенные второй преобразовательдвоичного сигнала в небалансный троичный сигнал и второй конвертор полярности импульсов, выходы первогопреобразователя двоичного сигналав небалансный троичный сигнал черезпоследовательно соединенные первыйи второй элементы И подключены куправляющему входу первого конвертора полярности импульсов и через последовательно соединенные элемент Ис инверсией и третий элемент И - куправляющему входу второго...

Номер патента: 1075428

Опубликовано: 23.02.1984

Автор: Антонов

МПК: H04L 3/02

Метки: дифференциальный, кодер, модулятора

...модулю два, а тактовые входы п элементов памяти объединены и являютсявходом тактового сигнала. Кроме того, в кодер модулятора 20 введены дополнительные элемент памяти и сумматор, при этом первыйвход и выход дополнительного сумматора соединены соответственно свыходом и входом дополнительного 25 элемента памяти, выход которогоподключен к входу дополнительногоразряда выходного преобразователянатурального двоичного кода, выход переноса дополнительного сумматора соединен с входом переносапервого сумматора, второй входдополнительного сумматора является входом сигнала 11, а тактовы вход дополнительного элемента памяти объединен с соответствующим входом первого элемента памяти. 40 45 50 55 60 65 На чертеже представлена струк,турная...

Номер патента: 1078656

Опубликовано: 07.03.1984

Авторы: Каневский, Проскуряков

МПК: H04L 3/02

Метки: имитации, помех

...функциональныйпреобразователь 3 состоит из генератора 10 равновероятных чисел, блока 11 перебора чисел, блока 12 сравнения и запоминающего блока 13,Устройство работает следующим образом,Первый импульс каждой серии возбуждает генератор 10 равнонероятныхчисел, блок 11 перебора чисел ивключает ту часть запоминающего блока 13, н которой хранятся условныефункции распределения Р;" ( 1,) .-.О,К ) состояний марковского процесса, отображающего перерывы. Генератор 10 ранновероятных чисел вырабатывает случайное число Э, равномерно распределенное на интервале(0,1), Блок 11 перебора чисел, блок12 сравнения и регистр 5 обеспечинают розыгрыш очередного состояния.Причем регистр 5 задает номер условия ( путем выбора соответствующейгруппы...

Номер патента: 1095430

Опубликовано: 30.05.1984

Автор: Шувалов

МПК: H04L 3/02

Метки: двоичного, квазитроичный, сигнала

...- тактовый интервал сигнала х )поступают на второй вход сумматора 7по модулю два и одновременно на первые входы элементов И 2 и 3. На второй вход сумматора 7 по модулю двапоступает сигнал у 2 (Фиг.2), который представляет собой выходной сигналЪ .(фиг.26) этого же сумматора 7 помодулю два, задержанный на два тактовых интервала в элементе 1 задержки.. Двоичный выходной сигнал у на втором выходе сумматора 7 по модулю два26 принимает значение 1 (высокий потенциал) в том случае, если на первом ивтором его входах имеются различныезначения сигналов х и у (т.е, О и 1или 1 и О), если на первом и второмвходах сумматора 7 по модулю два имеются одинаковые значения сигналов к иЪ (т.е. О и О или 1 и 1), то СигналУ принимает значение О (низкий...

Номер патента: 1109925

Опубликовано: 23.08.1984

Авторы: Беляков, Лиференко, Лукин, Марков, Хрыкин

МПК: H04L 3/02

Метки: преобразования, сигнала, цифрового

...21.Однако известное устройство имеетнедостаточную помехоустойчивость привысоких скоростях преобразуемых сиг-налов из-за обратных связей, охватывающих регистры сдвига и дешифратор.Цель изобретения - повьппение помехоустойчивости, 35Для достижения поставленная целив устройство для преобразования цифрового сигнала, содержащее последовательно соединенные первый регистрсдвига и дешифратор, а также последовательно соединенные второй регистрсдвига и элемент ИЛИ, введен Э -триггер, к В -входу которого подключенвыход элемента ИЛИ, а С -вход р-триггера объединен с первым входом пер 45вого регистра сдвига, три этом выходы дешифратора подключены к первому и второму входам второго регистра сдвига, а первый, второй и третийвходы первого регистра...

Номер патента: 1109926

Опубликовано: 23.08.1984

Автор: Шувалов

МПК: H04L 3/02

Метки: двоичного, квазитроичный, сигнал, сигнала

...значению своего внутреннего сигнала (фиг. 2 Ъ), при единичном значении сигнала (фиг. 2 ж) на его входе управления, или вычитая каждый раз единицу от предыдущего значения своего внутреннего сигнала(Фиг. 2 )при нулевом значении сигнала (фиг,29. При достижении любого крайнего сос тояния (И = 2) реверсивный счетчик 2 выдает на своем выходе переноса единичную посылку сигнала (фиг.2). Реверсивный счетчик 2 может быть выполнен в виде синхронного реверсивного счетчика, момент переключения которого определяется сигналом тактовой частоты. Сигнал (фиг. 2) с выхода переноса реверсивного счетчика 2 поступает на счетный вход второго триггера 4 со счетным входом, который также может быть выполнен в виде синхронного триггера, момент переключения...

Номер патента: 1119187

Опубликовано: 15.10.1984

Авторы: Агафонов, Гурвиц, Латышев, Левадный, Олещук, Худов

МПК: H04L 3/02

Метки: передачи, сигналов

...третий элемент ИЛИ, первый инвертор и второй элемент И, выход которого соединен с другим входом первого 45 , элемента ИЛИ, выход первого триггера через второй инвертор соединен с первым входом третьего элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, тре б тий вход которого соединен с выходом четвертого элемента И, соединенным с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом пятого элемента И, первый вход 55 которого соединен с выходом первого триггера, первые входы первого эле" мента И,четвертого элемента ИЛИ н чет вертого элемента И объединены и являются входом устройства, выход третьего триггера соединен с вторыми входами четвертого элемента ИЛИ и четвертого элемента И,...

Номер патента: 1131033

Опубликовано: 23.12.1984

Автор: Друз

МПК: H04L 3/02

Метки: кодов, преобразования

...выходу первого триггера, а выход пятого элемента И подсоединен к второму входутретьего дополнительного элемента ИЛИ, выход первого блока задержки подсоединен через второй блокзадержки к управляющему входу ком 40мутатора, причем выходы первого элемента ИЛИ и.выход пятого элемента Иявляются соответственно информационными и управляющим:выходами уст-ройства.На чертеже приведена структурнаяэлектрическая схема устройства дляпреобразования кодов.Устройство для преобразования кодов содержит регистр 1, блок 2 конт. -роля по четности, дешифратор 3, первый дополнительный дешифратор 4, вто-,рой дополнительный дешифратор 5,шифратор 6, второй триггер 7,формирователь 8 импульсов, первый55 блок 9 задержки, второй блок 10задержки, коммутатор 11,...

Номер патента: 1172044

Опубликовано: 07.08.1985

Авторы: Гриднев, Гройсман, Мазуренко, Шульга

МПК: H04L 3/02

Метки: двоичного, пятиуровневый, сигнал, сигнала

...символа двоичного уровня. противоположную полярности предыдущего символа на выходах соответствующего синхронизируемого конвертера. Блоки 4 и 5 управления полярностью импульсов двоичного уровня выполнены на Р-триггере 11 и двух элементах 12 и 13 совпадения, причем инверсный выход Р-триггера 11 подключен ко второму входу первого элемента совпадения 12, а прямой его выход - к первому входу второго элемента 13 совпадения. Одновременно инверсный выход Р-тригера 11 подключен к его входу Р. К входам Я, К и С триггера подключены соответственно первый, второй и третий выходы синхронизируемых конвертеров 2 и 3, причем третий выход синхронизируемых конвертеров 2 и 3 одновременно подключен к первому входу первого и второму входу второго...