Преобразователь двоичного сигнала в балансный пятиуровневый сигнал

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихреспублик о 11987832(М Кй 3 сприсоединениемзаявки Но Н 04 . 3/02 Государствеииый комитет СССР оо дедам изобретемий и открытий(И) УДК 621.394. .145(088.8) Опубликовано 07,01,83, Бюллетень М 1 Дата опубликования описания 07.01.83(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО СИГНАЛА В БАЛАНСНЫЙ ПЯТИУРОВНЕВЫЙ СИГНАЛ Изобретение относится к технике связи и предназначено для кодопреобразования в цифровых системах передачи данных, оборудованных регенера торами пятиуровневого сигнала.Известен преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содержпщийконвертрр, выход которого соединен с входами формиро вателя непосредственно и через первый блок задержки, выход формирователя соединен с входами дешифратора ке". посредственно и через второй блок задержки, а также реверсивный счетчик и блок балансировки, к первому входу кбторого подключен соответствующий выход второго блока задержки ( 1).Однако првэбразователь имеет большое время преобразования сигнала из" за необходимости за время одного такта последовательно выполнять замену небалансной комбинации в блоке балансировки и вычислять. очередное значение ицифровой суммы" в реверсивном счетчике.Цель изобретения - уменьшение времени преобразовайия сигнала.. Для достижения цели в преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содердащий кон- т вертор, выход которого соединен с входами Формирователя непосредственно и через первый блок задержки, выход формирователя соединен с входами дешифратора непосрественно и через второй блок задержки, а также реверсивный счетчик и блок балансировки, к первому входу которого подключен соответствующий выход второго блока задержки, введены элемент совпадения и последовательно соединенные сумматор и элемент НЕТ, при этом соответствующий выход второго блока задержки подключен к первому входу реверсивного счетчика, выход которого подключен к первым входам сумматора и элемента совпадения, к вторым вхо- дам которых подключены соответствующие выходы дешифратора, а выход элемента совпадения подключен к вторым входам блока балансировки и элемента НЕТ, выход которого подключен к второму входу реверсивного счетчика.На Фиг; 1 представлена структурная электрическая схема преобразователя; на Фиг. 2 - временные диаграммы, поясняющие его работу.Преобразователь содержит конвертор 1, первый блок 2 задержки, Формирователь 3, второй блок 4 задерж 987832ки, дешифратор 5 реверСмвный счетчик6, блок 7, балансировки, сумматор 8,элемент НЕТ 9, элемент 10 совпадения.Первый блок 2 задержки выполненна одном О-триггере, а второй блок4 задержки на пяти О-триггерах, выход каждого из которых выполнен какпромежуточный отвод, а выход пятогоО-триггера - общий выход второгоблока 4 задержкн.формирователь 3 Формирует небалан сный пятиуровненый сигнал.Дешифратор 5 выполнен из цифровыхлогических элементов ИЛИ-И-НЕ, ИЛИНЕ и дешифрирует как небалансныекомбинации, так и веса соответствующих им балансирующих комбинаций.Реверсивный счетчик б являетсяцифровым двоичным счетчиком, выполненным на трех Т-триггерах и эле. ментах ИЛИ-НЕ.Блок 7 балансировки выполнен натрех О-триггерах, одном счетном Ттриггере и элементах ИЛИ-НЕ и ИЛИИ-НЕ.Сумматор 8 представляет собойарифметическо-логическое устройстводну , выполненное на микросхеме100 ЙП 181. Элемент НЕТ 9 .составлениз трех цифровых элементов ИЛИ-НЕи трех И-НЕ, Элемент 10 совпадения это широко известный мультиплексор, выполненный на микросхеме100 ИД 164,Преобразователь работает следующим образом,Входной двоичный сигнал А (фиг.2)с тактовой частотой Г в конверторе 1 преобразуется в четвертичный безизбыточный сигнал Оо с тактовой частотой Г/2, который задерживается в4 р первом блоке 2 задержки. на один такт сигнал 0,4 и, после чего, формирователем 3 из сигналов ао и 0 формируется небалансный пятиуровневый сигнал у 4 . Формирователь 3 фор мирует два сигнала у и у , последний образуется иэ сигнала у, задержкой на один тактовый интервал. В сигнале у, нет комбинаций значений, которые Далее предназначены для балансировки этого сигнала. В сигнале у не содержится серий из более чем трех нулевых значений посылок) подряд. Дешифратор 5 обнаруживает в сигнале у, полученном задержкой сигнала у на четыре тактовыхинтервала, небалансные комбинации Ц, которые ответственны за накоплением небаланса (фцифровой сующф), а также выдает значения весов 2 балансирующих кохбина-. 6 О ций, ранее запрещенных в сигнале у Каждой небалансной комбинации соответствует свЬя балансирующая комбинация противоположного зйака 1 веса ). Реверсивный счетчик б подсчи тывает "цифровую сумму" й сигнала у, которая соответствует "цифровой сумме" выходного сигнала 54 блока 7 балансировки, за исключением позиций замененных комбинаций,Реверсивный счетчик б запоминает предыдущее значение "цифровой суммы" й 4 и вычисляет ее очередное значение й по правилу логического сложения% 4 ГБХгде у- вес очередного значения(посылки ) сигнала уСигнал й б суммиру 1 ется в сумматоре 8 с сигналом 2 по правилу логического сложенияаб= й + 2,. (2)где Ц б - выходной сигнал сумматора 8.При совпадении определенных сигналов 2 б и й на входах элемента 101совпадения последний формирует еди" ничный потенциал (сигнал Вь), который открывает элемент НЕТ 9 и разрешает произвести замену небалансной комбинации в блоке 7 балансировки. При этом сигнал Вб на выходе элемента НЕТ 9 устанавливает в реверсивном счетчике .б значение "цифровой суммы", соответствующее выходному сигналу Яб сумматора 8, а блок 7 балансировки заменяет обнаруженные небалансные комбинации в сигнале уа, полуЧенном задержкой сигнала у 5. на однй тактовый интервал и формирует балансный пятиуровневый сигнал 5 б . После установки реверсивный счетчик б продолжает счет. Замену небалансной комбинации на балансирующую называют подстановкой, После каждой подстановки в блоке 7 балансировки послед" ний инвертирует выходной сигнал 56 . При первой подстановке происходит замена сигнала у в 4 " б тактовых ин 6интервалах и инверсия последующих посылок сигнала у 6 с 5 по 10 интервал включительно. При подстановке в 10 - 12 тактовых интервалах производится только очередная инверсия сигнала, начиная с 11 тактового интервала. Умена небалансной комбинации при возникновении соответствующего ей значению веса 26 сигнала 2 в 7 и 8 тактовый интервалы не производится. Балансный сигнал 5 б может принимать те же значения, что и сигнал уб, т.е.р, о а, Й. Как Функция времени сигнал 56 соответствует последовательности .значений этого сигнала. В последнем тактовом интервале многО" точия поставлены для тех сигналов, значения которых определяются ( на каждом тактовом интервале ) по описанным выше правилам на основанииуже известных значений остальныхсигналов,Таким образом, предложенный преобразователь позволяет уменьшить время преобразования сигнала путем исключения из цепи обратной связи преобразователя операции замены небалансньи комбинаций в блоке баланси-.ровки и принудительной установки реверсивного счетчика при таких заменах. При этом допустимая задержкав цепи обратной связи только одногореверсивного счетчика составляет неодин, а два тактовых интервала,т,е. на одной и той же элементнойбазе можно построить преобразователь не более чем в два раза большей частоте, что соответствует какминимум четырехкратному .увеличению,пропускной способности линии пересдачи, оборуддванной пятиуровневымирегенераторами.формула изобретения Преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содержащий конвертор, выход которого соединен с входами формирова" теля непосредственно и .через первыйЬ блок задержки, выход формирователясоединен с входами дешифратора непосредственно и через второй блокзадержки а также реверсивный счетчик и блок балансировки, к перво му Входу которого подключен соответствующий выход второго блока задержки, о т л и ч а ю щ и й с ятем, что, с елью уменьшения времени преобразования сигнала, введе ны элемент совпадения и последова"тельно соединенные сумматор и элемент НЕТ, при этом соответствующий выход вторего блока задержкиподключен к первому входу реверсив ного счетчика, выход которого подключен к первым входам сумматораи элемента совпадения, к втбрымвходам которых подключены соответствующие выходы дешифратора, а вы О ход элемента совпадения подключенк вторым входам блока балансировкии элемента НЕТ,.выход которого подключен к второму входу реверсивного счетчика.25 истОчники информациигпринятые во внимание при экспертизе1, Авторское свидетельство СССРР б 51491, кл. Н 04 1. 3/02, 1977