Устройство для преобразования цифрового сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРО делАм изОБРетений и ОткРытий ИСАНИЕ ИЗОБРЕТТОРСНОМУ СВИДЕТЕЛЬСТВУ торой Бюл. В 31в, В,Д.Лиференко,Марков иое(54) (57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЦИФРОВОГО СИГНАЛА, содержащеепоследовательно соединенные первыйрегистр сдвига и дешифратор, а так(21) 3525750/1 (22) 21.12,82 (46) 23.08.84. (72) М.И.Беляк И.А.Лукин, Ю,В и В,Т.Хрынкин (53) 621,394.1 (56) 1. Авторс У 708527, кл,2. Авторск В 705693, кл. (прототип). 0888)е свидетельство ССС04 Ь 3/02, 1978.свидетельство СССР04 Ь 3/02, 1978 ЯО 1109925 же последовательно соединенные врегистр сдвига и элемент ИЛИ, о т л ич а ю щ е е с я тем, что, с цельюповыпения помехоустойчивости, в него введен ц -триггер, к Э -входу которого подключен выход элемента ИЛИа С -вход Э -триггера объединенс первым входом первого регистра сдвга, при этом выходы дешифратора подключены к первому и второму входамвторого регистра сдвига, а первый,второй и третий входы первого регистра сдвига являются соответственно первым, вторым и третьим входамиустройства, причем третий вход второго регистра сдвига объединен с третьим входом первого регистра сдвига.1109 1Изобретение относится к техникесвязи и может быть использовано дляпреобразования цифрового сигнала СМ 1(соде шаг 1 дпчегСоп) линейноготракта при передаче информации поволоконно-оптическому кабелю в цифровой информационный сигнал НК 2,Известен преобразователь двоичнойинформации, содержащий блок стробирования, счетный триггер, два элемента И, инвертор и элемент ИЛИ 11.Недостатком устройства являетсянизкая помехоустойчивость из-за появления на выходе сложных импульсов,обусловленных разными временами задержки в параллельных цепях,Наиболее близким к изобретениюявляется устройство для преобразования цифрового сигнала, содержащеепоследовательно соединенные первыйрегистр сдвига и дешифратор, а такжепоследовательно соединенные второйрегистр сдвига и элемент ИЛИ, второйдешифратор, выходы которого подключены к соответствующим входам второго регистра сдвига, и блок разделенияполярности, выходы которого подключены к соответствующим входам первогои второго регистров сдвига 21.Однако известное устройство имеетнедостаточную помехоустойчивость привысоких скоростях преобразуемых сиг-налов из-за обратных связей, охватывающих регистры сдвига и дешифратор.Цель изобретения - повьппение помехоустойчивости, 35Для достижения поставленная целив устройство для преобразования цифрового сигнала, содержащее последовательно соединенные первый регистрсдвига и дешифратор, а также последовательно соединенные второй регистрсдвига и элемент ИЛИ, введен Э -триггер, к В -входу которого подключенвыход элемента ИЛИ, а С -вход р-триггера объединен с первым входом пер 45вого регистра сдвига, три этом выходы дешифратора подключены к первому и второму входам второго регистра сдвига, а первый, второй и третийвходы первого регистра сдвига являются соответственно первым, вторыми третьим входами устройства, причемтретий вход второго регистра сдвигаобъединен с третьим входом первогорегистра сдвига. 925. 3На фиг. 1 представлена структурная электрическая схема предложен"ного устройства; на фиг. 2 - временные диаграммы, иллюстрирующие егоработу.Устройство содержит первый регистр 1 сдвига, дешифратор 2, второй регистр 3 сдвига, элемент ИЛИ 4,Ь-триггер 5.Устройство работает следующимобразом,Сигнал СМ 1, подлежащий преобразованию (фиг. 26), поступает на вход Пустройства, а на входыи В подается прямая (фиг. 2 о ) и инверснаятактовые частоты соответственно.На прямых выходах первого регистра 1 сдвига появляются сигналы(фиг. 2 1 и 1), соответствующие сдвигу информационного сигнала сигналами прямой и инверсной тактовых час"тот.На инверсных выходах первого регистра 1 получаются сигналы, обратные сигналам на прямых выходах(фиг. 2 6 и 1 ). Дешифратор 2 необходим для выделения импульсов, соответствующих появлению на входе П устройства длительных единичных или нулевых импульсов.Для выравнивания фронтов полученных с дешифратора 2 импульсов (фиг.2и е ) служит второй регистр 3 сдвига,на выходах которого получаем импульсы (фиг. 2 ж и 3), необходимые для дальнейших преобразований,С выхода второго регистра 3 сдви,га сигналы (фиг. 2 к и 3) поступаютна элемент ИЛИ 4 и далее на входЬ-триггера 5. На выходе Э -триггера 5получается требуемый цифровой сигналв коде 1%12 (фиг. 2 И).Предлагаемое устройство обладает высокой помехоустойчивостью за счет введения Ъ -триггера, а также за счет новых связей между блоками.Изобретение предназначено для работы на городских цифровых световодных системах передачи.Кроме того, предлагаемое устройство обладает более высоким быстродействием, что позволяет испольэовать его в аппаратуре, работающей как со скоростью 8 Мбит/с, так н 34 Мбит/с.1109925 Фиа 8 Составитель С.ОсмоловскийТехред Т.фанта Корректор О Тигор Редактор О.Юрковецкая Филиал ЛПП "Патент", г,Ужгород, ул.Проектная,Заказ 6103/43 Тираж 635 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5