Устройство восстановления дискрет-ной информации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 813807 Союз СоветскикСоциалистическихРес 1 тубликОпубликовано 15.03.81. Бюллетень 10Дата опубликования описания 25.03.81 до делам нзавретений н открытий(54) УСТРОЙСТВО ВОССТАНОВЛЕНИЯ ДИСКРЕТНОЙ ИНФОРМАЦИИИзобретение относится к технике передачи дискретной информации и может быть использовано в многоканальных системах с ожиданием.Известно устройство восстановления дискретной информации, которое содержит входной блок, состоящий из 1 Ч + 1 дискретного согласованного фильтра, И каналов, И выходных триггеров, а также последовательно соединенные блок тактовой синхронизации, формирователь цикловых. импульсов и делитель 1.Однако такое устройство характеризуется наличием краевых искажений и небольшой достоверностью информации.Цель изобретения - устранение краевых. искажений и повышение достоверности информации.Для достижения этой цели в устройство восстановления дискретной информации, содержащее входной блок, состоящий из И + 1 дискретного согласования фильтра, Я каналов, М выходных триггеров, а также последовательно соединенные блок тактовой синхронизации, формирователь цикловых импульсов и делитель, введены компаратор синхросигнала и линия задержки, а также в каждый из И каналов - две параллельные цепи, каждая из которых состоит из последовательно соединенных компаратора, ключевого блока, триггера предварительной памяти и элемента И, и третья цепь, состоящая из последовательно соединенных элемента ИЛИ, ключевого блока, счетчика цикловых импульсов и дешифратора, при этом выход дешифратора каждого канала подключен к нулевым входам триггеров предварительной памяти и вторым входам элементов И, выходы которых подключены к единичному и нулевому входу соответствующего выходного триггера, а единичные вы ходы триггеров предварительной памяти каждого канала подключены ко входам элемента ИЛИ третьей цепи каждого кнала, причем единичный и нулевой выходи соответствующих дискретных согласованных фильтров подключены ко входам компараторов первой и второй цепи каждого канала, а выход И + 1 дискретного согласованного Зо фильтра подключен ко входу компараторасинхросигналавыход которого подключен ко входу блока тактовой частоты и через линию задержки - к управляющим входам ключевых блоков третьей цепивсех каналов, а первый выход делителя подключен к вторым входам дешифраторов и ключевых блоков первой и второй цепи всех каналов, второй выход делителя подключен к счетным входам счетчика цикловых импульсов каждого канала,На чертеже изображена структурнаяэлектрическая схема предложенного устройства.Устройство содержит входной блок 1,состоящий из Х + 1 дискретных согласованных фильтров 2, Х выходных триггеров 3,а также блок 4 тактовой синхронизации,формирователь 5 цикловых импульсов, делитель 6, компаратор 7 синхросигнала, линию 8 задержки, М параллельных цепей, 15каждая из которых состоит из компаратора9, ключевого блока 10, триггера 11 предва.рительной памяти и элемента И 12. Устройство содержит также 1 М цепей, каждаяиз которых состоит из элемента ИЛИ 13,ключевого блока 14, счетчика 15 цикловыхимпульсов и дешифратора 16.Принцип работы предложенного устройства заключается в следующем.При синхронном способе передачи, реализованном на передающей стороне, на вход 2 зблока 1 на каждом цикле поступает либоодин из двух 1 Ч канальных сигналов, либосинхросигнал в виде циклической сдвижки М-последовательности, не принадлежащей ни одному из каналов. На выходе М -годискретного согласованного фильтра 2 отклик появляется в случайные моменты времени, кратные длительности цикла Т . Два1 Ч канальных сигнала необходимо для различения возможных смен состояний источников сообщений. В данном случае могутиспользоваться прямая и инверсная циклические сдвижки М-последовательности длиной 1. фЧ + 1,. где Х число каналов в системе,Работа устройства начинается с момента прихода синхросигнала, т. е. после появления на дискретном согласованном фильтре Х + 1 канала отклика, который нормализуется компаратором 7. Нормализованный синхроимпульс, пройдя через линию 8 задержки на цикл, поступает параллельно на управляющие входы ключевых блоков 14 всех И каналов и одновременно - в блок 4 тактовой синхронизации для подстройки местного тактового генератора. При поступлении на очередном цикле по групповому тракту сигнала о смене состояния источни ка, например первого канала, на выходе соответствующего фильтра 2, появляется отклик. Если передавался сигнал о смене состояния источника из О в 1, то отклик фильтра 2 появляется на первом выходе, а если из 1 в О - на втором. С соот 55ветствующего выхода фильтра 2 отклик поступает на один из двух соответствующих компараторов 9, в которых принимается решение, по какому из выходов согласованного фильтра 2 поступила информация. Нормализованный импульс поступает через соответствующий ключевой блок 10, который управляется тактовой последовательностью, поступающей с первого выхода делителя 6, на единичный вход одного из триггеров 11, который запоминает переданное состояние, и через логический элемент ИЛИ 13 на ключевой блок 14, который управляется задержанными на цикл синхроимпульсами, поступающими с линии 8 задержки. При совпадении задержанного на цикл синхроимпульса и пришедшего на очередном цикле канального импульса происходит установка на ноль счетчика 15, который со следующего такта начинает считать тактовые импульсы. С этого момента начинает работать схема восстановления первого канала, При полном заполнении счетчика 15, которое определяется дешифратором 16, происходит формирование импульса истинного момента ре генерации (ИМР), который поступает с выхода дешифратора 16, управляемого тактовой пбследовательностью импульсов, поступающих с первого выхода делителя 6 на элемент И 12 и вторые входы триггеров 11. В зависимости от того, на какой из элементов И 12 был подан управляющий потенциал с выхода триггера 11, импульс истинного момента регенерации проходит на триггер 3 для установки его в 1 или О состояние. Состояние триггера 3 определяется тем, по какому выходу фильтра 2 поступила информация, Импульс ИМР, поступая на вторые входы триггеров 11, устанавливает его в исходное нулевое состояние. С поступлением канального импульса по другому выходу согласованного фильтра 2 аналогичным образом происходит запоминание переданного состояния другим триггером 11, и следующий импульс ИМР поступает уже через другой элемент И 12 на другой вход выходного триггера 3 и нулевые входы триггеров 11. Если источник информации не изменяет своего состояния длительное время, т. е. на вход блока уплотнения на передающей стороне поступает подряд несколько 1 или О, то по данному каналу ничего не передается. Очередные импульсы ИМР, поступая на входы элементов И 12 и нулевые входы триггеров 11, не проходят на соответствующие входы триггера 3. Вследствие этого триггер 3 устойчиво остается в первоначальном состоянии.При полном заполнении счетчика 15 импульсом ИМР производится сброс счетчика в О. Если произошла задержка в передаче момента смены состояния в каком-либо ка нале, пришедший импульс, характеризующий переход из О в 1 запоминается, и только в момент прихода ИМР происходит переключение триггера 3 в единичное состояние. Таким образом, происходит подтягивание каждого канального импульса, характеризующего смену состояния источника сообщений к истинным моментам регенерации данного канала. Восстановление информации каждого последующего канала начинается с момента, когда после прихода синхроимпульса, поступающего с линии 3 задержки на канальные ключевые блоки 14, на очередном цикле приходит канальный импульс соответствующего 1-го канала и устанавливает счетчик 15 данного канала в О.Подтягивание импульсов позволяет устранить явление качания фронтов принимаемых посылок, т. е. восстановить искажен ные посылки и повысить достоверность информации.15Формула изобретенияУстройство восстановления дискретной информации, содержащее входной блок, состоящий из И + 1 дискретного согласованного фильтра, Х каналов, Х выходных триггеров, а также последовательно соединенные блок тактовой синхронизации, формирователь цикловых импульсов и делитель, 25 отличающееся тем, что, с целью устранения краевых искажений и повышения достоверности информации, введены компаратор синхросигнала и линия задержки, а также в каждый из И каналов - две параллельные цепи, каждая из которых состоит из последовательно соединенных компаратора, ключевого блока, триггера предварительной памяти и элемента И, и третьяцепь, состоящая из последовательно соединенных элемента ИЛИ, ключевого блока,счетчика цикловых импульсов и дешифратора, при этом выход дешифратора каждогоканала подключен к нулевым входам триггеров предварительной памяти и вторымвходам элементов И, выходы которых подключены к единичному и нулевому входу соответствующего выходного триггера, а единичные выходы триггеров предварительнойпамяти каждого канала подключены ко входам элемента ИЛИ третьей цепи каждогоканала, причем единичный и нулевой выходы соответствующих дискретных согласованных фильтров подключены ко входамкомпараторов первой и второй цепи каждого канала, а выход М + 1 дискретного согласованного фильтра подключен ко входуком паратора синхроси гнал а, выход которого подключен ко входу блока тактовойчастоты и через линию задержки - к управляющим входам ключевых блоков третьейцепи всех каналов, а первый выход делителя подключен к вторым входам дешифраторов и ключевых блоков первой и второйцепи всех каналов, второй выход делителяподключен к счетным входам счетчика цикловых импульсов каждого канала.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМо 582573, кл. Н 04 1. 3/02, 1976 (прототип).нинаКорректор ГПодписноета СССРрытийнаб д. 4/5Проектная, 4 Редактор С, ТимохиЗаказ 427/81 Составитель И. Шам на Техред А, Бойкас Тираж 618 ВНИИПИ Государственного комит по делам изобретений и от 113035, Москва, Ж - 35, Раушская илиал ППП Патент, г. Ужгород, у