G06F 17/00 — Устройства или методы цифровых вычислений или обработки данных, специально предназначенные для специфических функций

Номер патента: 997041

Опубликовано: 15.02.1983

Авторы: Бондарюк, Грибанов

МПК: G01N 30/02, G06F 17/00

Метки: вычисления, газов, концентрации, хроматографии

...числу, заданному двоичным ЗОкодомБлок .Умйожения состоит из счетчи.ка импульсов (например, 8 разрядов),8 элементов И и одного элемента ИЛИ.На вход первого элемента И поступаютвыделенные импульсы 1, 3, 5, 7,253, 255, на вход второго элемента -2, б, 10, 14, , 250, 254, на входтретьего элемента И - 4, 8, 20, 28и т.д , на восьмой элемент И поступает каждый 128-й импульс. На управ Оляющие входы элементов И поступаютсигналы, задающие коэффициент умножения. Все выходы элементов И соединеныс входом элементов ИЛИ, и в зависимости от набора управляющих сигналовна выходе элементов ИЛИ получаетсяпоследовательность импульсов, соответствующих заданному коэФфициентуумножения, Оба блока умножения идентичны. 50Устройство работает следующим...

Номер патента: 999067

Опубликовано: 23.02.1983

Автор: Скубилин

МПК: G05B 23/02, G06F 17/00

Метки: объекта, состояния

...в канале связи, и регистр 10 фиксирует несколькосообщений из канала связи, по числуразрядов, кроме нулевого и старшего,т.е. если, например, регистр 10 со 5 99906Устройство содержит первый генератор 1 эталонной частоты, первый ре. гистр 2 сдвига, управляющим входом соединенный с выходом генератора 1, программный коммутатор 3, .входами 5 соединенный с выходами регистра 2; первый элемент 4 памяти, нулевым входом соединенный с выходом коммутатора 3, а единичным входом - с младшим разрядом регистра 2, второй генера тор 5 эталонной частоты, первый формирователь б импульса и элемент 7 задержки, входами соединенные с еди-. ничным,выходом элемента 4 памяти, , блок 8 форьирования временных интервалов, тактовым входом соединенный с выходом...

Номер патента: 999164

Опубликовано: 23.02.1983

Авторы: Альтшуль, Гильман, Лазарев, Лукичев, Найфельд, Рог

МПК: G06F 17/00

Метки: логическое, универсальное

...до уровня,необходимого для управления исполнитель.ными механизмами. 30При работе устройства сигналы отдвухпозиционных датчиков через блокиввода 1 и блок коммутации 2 подаютсяна входы релейных элементов 3, а сигналы, представляющие значение выходныхпеременных, с выходов контактных эадатчиков программы настройки 4 через блоки2 и 5 поступают на исполнительные механизмы. Введение задатчиков программы настройки в состав логических модулей позволяет повысить надежность устройства за счет уменьшения числа входов блока коммутации и упрощения связей между модулями, а также за счет использования одинаковых многофункциональных модулей. В качестве задатчиков программы настройки могут быть использованы поля с легкосменными контактными вставками,...

Номер патента: 1000766

Опубликовано: 28.02.1983

Авторы: Антонов, Кондратюк, Песков, Попель, Черкасский

МПК: G06F 17/00

Метки: данных, информации, колебаний, обработке, сейсмических, управляющей, формирования

...разрешающий сигнал, поступающий на вход элемента ИЛИ 29. Этот сигнал разрешает прохождение через элемент ИЛИ 29 кода начального адреса перехода со счетчика 26 команд на вход регистра 20 адресаПо этому адресу осуществляется выбор из первой макро. команды, которая через регистр 1 поступает на вход счетчиков 11 и 13,1000766 Назначение Процедура перехода Счетчик 12 13 14 16 24 Счетчик команд 31 Начальный адрес 1-го массива Начальный адрес 2-го массива Начальный адрес 3-го массива Количество операций одногоцикла Счетчик числа циклов Характеристика командногослова Счетчик команд перехода 26 Счетчик команд Количество команд в процессеперехода 35Далее посредством коммутатора 21 добавляется единица в счетчик 26 команд и в счетчик 25 команд...

Номер патента: 1001106

Опубликовано: 28.02.1983

Авторы: Полосин, Полосина

МПК: G06F 17/00

Метки: задач, планирования, решения, экспериментов

...пятой схемы сравнения соециненс четвертым входом третьего сумматора,выхоцкоторого соединен с входом буферного регистра, первый выход которогосоецинен с третьим входом четвертогосчегчика, второй выход буферного регистра соединен с входом блока инцикапии,второй выход пятой схемы сравненияпоцключен к третьему вхоцу генераторапрямоугольных импульсов.На чертеже представлена функциональная схема устройства,Устройство содержит генератор 1прямоугольных импульсов, счегчик 2,блок 3 памяти, схему 4 сравнения, блоки 5 и 6 памяти, счетчик 7, схемы 8и 9 сравнения, сумматор 10, счетчик11, схему 12 сравнения, сумматор 13,блок 14 памяти, счетчик 15, схему 16сравнения,сумматор 17, буферный регистр18, блок 19 индикации.Генератор импульсов выполнен на...

Номер патента: 1001112

Опубликовано: 28.02.1983

Авторы: Воробьев, Кислицын, Подобрянский, Сумин

МПК: G06F 17/00

Метки: информации, комплектовании, партии

...деталей А имеет определенное количество деталей 01, аналогично каждая группа деталей В имеет определенное количество деталей Ь . Ограничения, накладывае мые на комплектацию, представлены выделенными ступенчатыми линиями и, верхняя граница, и - нижняя. В йри 1 г 11 иведенном случае ограничения линейныЕ, так как 11, -11,-п=со 1151, в общем случае и -и=Маг . КомплектацияВаХ гпмнпначинается с=1, где а; =10, которая может соединяться с деталями вида В по группам 1 =1 и 1 =2, в ка торых соответственно при Ь=2 и при зз=4 видно, что детали соберутся толь ко при Ь =10, где будет остаток, который используется при комплектации деталей о 1= 9. Таким образом, просматривается каждый столбец ав пределах 40 ограничений ьц и 11, , В рез 1 чьтате получаем...

Номер патента: 1003098

Опубликовано: 07.03.1983

Авторы: Бабий, Гусев, Жихарев, Иванов, Улитенко

МПК: G06F 17/00, G06F 17/18

Метки: надежности, прогнозирования, радиоэлектронных, устройств

...своего элемента блока 4.Блок 18 (фиг. 6) представляет собой совокупность М самостоятельных генераторов (34 - 34 А )или М каналов. Там же раскрыта схема одного генератора. Блок генерирования слуУстройство работает следующим образом.Формируемые на выходе блока 7 не стационарные случайные процессы в ви"де электрических напряжений поступаютчерез ключ 15 на вход блока 1, гдеосуществляется их масштабирование всоответствии с моделируемыми процессами изменения свойств типовых радиоэлементов исследуемого устройства. С помощью интеграторов блока 2 имитируются отдельные реализации нестационарных случайных процессов старенияи износа элементов радиоэлектронного устройства,чайных длительностей протекания процессов изменения параметров...

Номер патента: 1005074

Опубликовано: 15.03.1983

Авторы: Алмазов, Антонов, Ситников, Тройников

МПК: G01F 3/00, G06F 17/00

Метки: вычисления, единицах, жидкости, массы, расхода

...элемент 19 - на вход вычитания счетчика 15, Счетчик 12 сразу же переполняется и первым импульсом переполнения через элемент задержки 20. записывает в себя код счетчика 21 и через элемент И 24 добавляет единицу в старшие разряды счетчика 26, т.е. обнуляет его. Далее счетчик 26 производит счет числа переполнения счетчика 12 до появления на выходе переполнения вычитанием счетчика 15 импульса, который опрокинет триггер 28 сразу же, а триггер 27 - н момент прихода первого последующего (флишнего") импульса переполнения счетчика 12. Таким образом, если численное значение выражения (3,) представить в виде (и 99+ и 4), где и - количество младших разрядов счетчика 26, то после. опрокидывания триггера 27 в счетчике 26 будет записано число (и 5+...

Номер патента: 1008747

Опубликовано: 30.03.1983

Авторы: Жемойцин, Яремчук

МПК: G06F 17/00

Метки: нелинейных, объектов, ядер

...блока 15 цифровых Формирователей задержки, группа выходов которого соединена с группой входовблока 10 управления умножением, агруппа адресных выходов соединенас группой входов второго блока 12 0фпамяти. Первыи выход блока 16 управления соединен с управляющимивходами первогоблока 7 памяти и АЦП8, второй выход с вторым входом блока 10 управления умножением, третийвыход с управляоцим входом буферногорегистра 11 и вторыми управляющимивходами блока 9 умножения и цифровоо формирователя 14 задержки, цетвыходов которого соединена с первойгруппой входов второго блока 27 совпадения. Выходы второго блока 27 совпадения и второго счетчика 24 подключены к нулевому входу триггера 17.Двухразрядный цифровой формирователь 14 и 15; задержки 1 фиг,...

Номер патента: 1012230

Опубликовано: 15.04.1983

Авторы: Елизаренко, Куракин, Сенченко, Слипченко, Сороко

МПК: G06F 17/00

Метки: информации, предварительной, сбора

...аналого-цифрового преобразователя, выход которого подключен к информационному входу буФерного на капителя, введены элементы И, ИЛИ,задержки, счетчик количества датчиков, генератор тактовых импульсов,дешифратор и регистр управления, причем управляющие входы счетчика количества датчиков, счетчика номера датчика и дешифратора подключены к управляющему входу устройства, выходыдешифратора соединены соответственно с установочными входами регистрауправления, первый выход которогоподсоединен к первым входам первыхэлементов И, ИЛИ, второй выход -к второму входу первого элементаИЛИ и первому входу второго элемента И, третий выход - к первому входутретьего элемента И и к управляющему входу считывания буферного накопителя, подключенного управляющим...

Номер патента: 1013961

Опубликовано: 23.04.1983

Авторы: Анишин, Колесников, Тимофеева

МПК: G06F 17/00, G06F 17/21, G06F 17/22 ...

Метки: силлогистическая

...типа посылок соединены 15соответственно с группами информационных входов третьего и четвертогокоммутаторов, выходы которых соединены соответственно с входами второго регистра типа посылок, информа" 20ционные входы пятого и шестого коммутаторов соединены соответственнос выходами регистра типа заключения,выходы подключены соответственнок входам дешйфратора типа заключения,На фиг,1 изображена, блок-схемамашины, на фиг.2 а и 2 о - схемаблока силлогического умножения; нафиг.З - схема блока матриц элементов И; на фиг.4 - схема коммутатора;на фиг.5 - схема блока сравнения;на фиг.б - схема коммутатора; нафиг.7 - 9 - таблицы, поясняющиеработу машины.35Предлагаемое устройство содержитшифраторы 1 типа посылок, коммутаторы 2, блок 3...

Номер патента: 1013964

Опубликовано: 23.04.1983

Авторы: Ерилов, Карпицкий

МПК: G06F 17/00

Метки: выходом, вычислительное, датчиков, частотным

...соответственно, выходы умножителей 5, 5 л, и 5 3 частоты и выходы счетчиков 8, 8 л и 8 соединены с соответствующйми входами первого коммутатора 6, выход которого соединен с информационным входом регистра 9, выходы 65 умножителей 5 , 52 и 52 частоты соединены с информационными входами регистров 9, 92 и 92 э соответ.ственно, выходы счетчков 8 , 82 и 8 соединены с входами разрешения записи регистров 92 л, 92 и 9 . соответственно, выходы регистров 9, 92 л, 92, 9 и выходы узлов 7 л, 7 , 7 тарировки соединены с соответствующими входами второго коммутатора 15, выход которого соединен с входом арифметического блока 10, оследовательно соединенного с выходным регистром 11 и блоком 12 индикации, управляющие входы первого и второго коммутаторов...

Номер патента: 1013967

Опубликовано: 23.04.1983

Авторы: Ворошилов, Лобов, Шишов

МПК: G06F 17/00

Метки: антенной, вычислительное, лучом, плоской, решетки

...коммутирующих узлов.Причем блок. Формирования стробирующих импульсов содержит элементыИЛИ и элементы И, информационные вхо 1 Оды которых соединены соответственнос первой и второй группами информационных входов блока, а управляющиевходы подключены к входу. разрешения .считывания блока,. выход каждого элемента И, кроме первого, подключен кпервому входу соответствующего элемента ИЛИ, выходы которых и выходпервого элемента И являются выходамиблока, второй вход первого элемента 20ИЛИ соединен с выходом первого элемента И, второй вход каждого последующего элемента ИЛИ соединен с выходом предыдущего элемента ИЛИ.На фиг, 1 показана структурная 25схема вычислительного устройства;4" на фиг. 2 - .вариант схемы блока формирования...

Номер патента: 1013969

Опубликовано: 23.04.1983

Авторы: Губарев, Елагин, Кальней

МПК: G01R 23/16, G06F 15/00, G06F 17/00, G10L 19/02 ...

Метки: периферийный, процессор, сигналов

...Фиг.1 представлена функциональная схема периферийного процессора; на фиг.2 - функциональная схема блока сложения, на фиг.З - функциональная схема блока умножения; на фиг.4 Функциональная схема устройства управления, на фиг.5 - функциональная схема блока сопряжения.Периферийный процессор обработки сигналов (Фиг.) подключен к магистрали 1 ЭВМ с асинхронным унифицированным интерфейсом. Процессор содер- жит блок 2 коммутации, блок 3 сопряжения, блок 4 коммутации двоичной инверсии, первый блок 5 сложения, второй блок 6 сложения, блок 7 умножения, первый блок.8 управления, второй блок 9 управления и блок 10 коммутации состояния.Вход-выход 11 первого блока 5 сложения соединен с магистралью 1 ЭВМ. Первая внутренняя магистраль 12 процессора...

Номер патента: 1015391

Опубликовано: 30.04.1983

Автор: Бойчук

МПК: G06F 17/00

Метки: измерительных, линеаризации, преобразователей, характеристики, цифровое

...участ-:. ка аппроксимации, Переключение участков,1н аппроксимации производится счетчикы 5совместно с дешифратором 6, Вход счетком- й чика 5 йодилючен к выходу делителя 4тверь и смена состояния в, нем происходит цри кщн поступлении на асод счетчика 2 определенуммиро- ноГо числа входных импульсов, соответнена ствуюшего величине участка аппроксима-.Фции. 3группа входов блока 12 умножения;20 - группа вьисодов дешифратора 6 игруппа входов блока 7 выбора характристик; 21 - группа выходов счетчик5 и группа входов дешифратора 6; 22группа. выходов блока 13.суммировани23 - группа выходов блока 12 умножйия" и группа входов блока 13 суммириияе/Вход блока"3. вычитания и суммирония является входом устройства, Выхоблока.1 вычитания и...

Номер патента: 1016789

Опубликовано: 07.05.1983

Авторы: Артемьев, Зыков, Иртегов, Татарников, Чернов

МПК: G01R 23/02, G06F 17/00

Метки: анализа, сигналов, сложных

...с помощью сигнала, соответствующего полосе пропускания фильтра, который подается йа шифратор 16. С коммутатора 7 сигнал поступает на блок 2, с выхода которого сигнал, соответствующий нулевой задержке, подается на умножитель 15, где умножается на сигнал, поступающий с выхода коммутатора 7. С умножителя 15 сигнал поступает на сумматор 14, где производится его усреднение, Таким образом получают сигнал, соответствующий текущему значению мощности бноритма в данном частотном канале. С группы выходов блока 2 сигналы поступают на умножители 4, где умножаются на отфильтрованный входной сигнал, поступающий с блока 1. С умножителей 4 сигналы поступают на сумматоры 5, где усредняются и подаются на коммутатор б, работа которого синхронизируется...

Номер патента: 1027736

Опубликовано: 07.07.1983

Авторы: Башлыков, Тимофеев, Филиппов

МПК: G01R 31/02, G06F 17/00

Метки: монтажных, схем

...шаговопроса; и - число контролируемыхточек,Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем, что в устройство, содержащеегенератор импульсов, первый управляющий вход которого соединен с входомзапуска устройства, второй управляющий вход - с выходом переполнениясчетчйка входного адреса, выход генератора импульсов соединен со счетнымвходом счетчика выходного адреса, выход переполнения которого соединенсо счетным входом счетчикавходногоадреса, адресный выход счетчика вход.ного адреса соединен с адресным входом коммутатора входного адреса и спервым адресным входом блока вывода,второй адресный вход которого соединен с адресным выходом счетчика выходного адреса и с адресными входами двух коммутаторов...

Номер патента: 1037266

Опубликовано: 23.08.1983

Авторы: Бурковский, Кобрин, Сохрин, Шкамарда

МПК: G06F 17/00

Метки: измерительных, линеаризации, преобразователей, характеристик

...вециничное состояние, Логическая ециницв, поступающая на вхоц триггера 23с выхоцв триггера 24 разрешает переключение триггера 23 в ециничноесостояние,При этом уровень логического нуля,поступающий с инверсного выхоца триггера 23 на вхоц триггера 24, сбрасывает триггер 24 в нулевое состояние.Сформированный на инверсном выхоцетриггера 23 импульс в течение периоцв входной частоты запрещает прокожцение оцного импульса е третьего вхоца блока 1 через элемент И 21 на вкоц. триггера 25, Лвгический уровень навтором вхоце блока 1 вычитания и суммирования опрецепяет режим работы блока. Если нв втором вхоце логическийнуль (режим вычитания), то сформировавная на выхоце триггера 25 импульсная.послецовавательность через элементИЛИ 26...

Номер патента: 1048479

Опубликовано: 15.10.1983

Автор: Зайцев

МПК: G06F 17/00

Метки: антенной, вычислитель, решетки, фаз

...управпяющие вхо Оды четвертого и пятого суммирующих бпоков подкпючены к инверсному выходузнакового разряда регистра, прямой выход знакового разряда которого соединенс аонопнитепьными управпяющими входами первого и третьего суммирующих бпоков,На чертеже представпена функционапьная схема устройства дпя числа рядовфазовращатепей М. 20Схема содержит бпок 1 управпения,формироватепь 2 прямого и инверсногокодов, регистр 3, первый и второй множитепьные блоки 4 и 5, первый, второй,третий, четвертый, пятый и шестой суммирующие бпоки 6-11, первый и второйбпоки 12 и 1 3 инверторов, инверторы14 и 15, кпючевые схемы 16 и 17,схемы ИЛИ 18, инверторы 19-21 й юраппепьные сумматоры 22-33, Вепичинаи знак К набега фазы на расстоянии между иэпучатепями по...

Номер патента: 1048482

Опубликовано: 15.10.1983

Авторы: Карасев, Ласточкин

МПК: G06F 17/00

Метки: адаптивное, информации

...которого соединен .с суммирующим входом пятого реверсивного счетчика, выход прямого переносакоторого подключен к суммирующим входам первого и второго реверсивных счетчиков, выход второго реверсивного счетчика соединен с вторым управляющимвходом коммутатора и первым входомвторого блока сравнения, выход "Большеили равно" которого соединен с вторымвходом третьего элемента ИЛИ и вычитающим входом четвертого реверсивногосчетчика, выход прямого переноса которого соединен с первым входом второгоэлемента. ИЛИ, выход которого подключен к вычитающему входу пятого реверсивного счетчика, выход обратного пере- .носа которого соединен с вычитающимивходами первого и второго реверсивныхсчетчиков, выход третьего элемента ИЛИ.соединен с третьим...

Номер патента: 1051544

Опубликовано: 30.10.1983

Авторы: Белая, Гузенко, Илюнин, Сергейчук

МПК: G06F 15/173, G06F 17/00

Метки: вычисления, координат, линейных, неоднородных, одномерного, раскроя

...выхоц блока задания опорного напряжения .соецинен с первым входом первого блока сравне ния и с первым входом второго блока вычитания, второй выход подключен к второму входу второго блока деления и к первому вхоцу второго блока сравне ния, выход которого через первый эле мент коммутации соединен с первым входом восьмого элемента И, второй вход которого, второй вхоц второго блэ ка сравнения, первые вхоцы четвертого блока деления и блока регистрации сое динены с пятым выходом блока памяти, шестой выхоц которого соединен с вторым входом блока регистрации, с первыги входами девятого элемента И и третьего блока вычитания,сецьмой выход 45 лока памяти подключен к третьему вхо ду блока регистрации и к второму вхоцу четвертого блока деления,...

Номер патента: 1053113

Опубликовано: 07.11.1983

Автор: Зубрилов

МПК: G06F 17/00, G06F 17/18

Метки: отказов, постепенных, прогнозатор

...обеспечения возможности прогнозирования квазидетерминированныхпроцессов, изменяющихся по произвольному априорно неизвестному закону.Поставленная цель достигаетсятем, что прогнозатор, содержащийблок запуска, блок нормирования иблок коэффициентов, последовательносоединенные счетчик импульсов, первый блок умножения, первый блок вычитания и блок отображения, содержитблок памяти математического ожиданияконтролируемого параметра, блок памяти корреляционной Функции контролируемого параметра, генератор импульсов, второй блок вычитания, второй блок умножения, компаратор, сумматор, триггер, элемент И, первыйвход которого соединен с генераторомимпульсов, а выход - с входом счетчика импульсов и с входом блоканормирования, второй вход...

Номер патента: 1057958

Опубликовано: 30.11.1983

Авторы: Вайсбейн, Курбатский, Никкель

МПК: G06F 17/00

Метки: информации, первичной, сейсмической

...третьего элемента эа10579держки подключен.к четвертому выходублока.На фиг.1 представлена блок-схемаустройства; на Фиг.2 - схема блокауправления. 5Устройство содержит блок 1 управления, первый блок 2 памяти, второйблок 3 памяти, цифроаналрговый преобразователь 4, полосовой Фильтр 5,элемент ИЛИ 6, аналого"цифровой,пре" 1 Ообразователь 7, регистр 8, преобразователь 9 код-интервал времени.Блок 1 управления ( фиг.2) содержитадресный счетчик 10, первый элемент 11задержки, второй элемент 12 задержки, 15третий элемент 13 задержки.В опытном образце устройства девятиразрядный цифроаналоговый преобразователь с матрицей типа йимеетвремя установления менее 2 мкс; девятиразрядный АЦП параллельно-последовательного типа выполнен по 3-х кас.кадной...

Номер патента: 1057959

Опубликовано: 30.11.1983

Авторы: Артеменко, Бодаев, Калатай, Лысенко

МПК: G05B 15/02, G06F 17/00

Метки: ванн, гальваноаппарата, номеров, порядковых

...питания записывается произвольный код,то схема 15 сравнения выдает сигнал суровнем логического нуля, что соответствует неравенству двух кодов,подаваемых на ее входы. После инвертирования элементов НЕ 18 единичныйсигнал с его выхода записываешься 1057959 1в счетчик 17. Одновременный уровеньлогического нуля с выхода схемы 15.сравнения запрещает по входу элемента И 16 сброс счетчика 17 сигналомс с выхода ждущего мультивибратора 1 О., На выходах регистра 12 присутствуетпрямой код номера ванны, в зоне ко"торой в данный момент находитсяавтооператор. СигналнеисправностиО элементов считвания кода номера20ванн, снимаемый с выхода счетчика17, соответствующий записи в счетчик двух импульсов, имеет уровеньлогического нуля. При дальнейшем...

Номер патента: 1059581

Опубликовано: 07.12.1983

Авторы: Воробьев, Шелепаев

МПК: G06F 17/00, G06F 17/18

Метки: надежности, параметрической, прогнозирования, систем, технических

...для измерительных систем, использующих в качестве первичных преобразователейтенэорезисторы, макетом реальнойсхемы будет набор пассивных элементов, соединенных по схеме Фиг, 2,Для других систем макет реальнойсхемы будет другой,На фиг, 2 на транзисторах 16и 16 собрана схема объединениятестового сигнала, поступающего сблока 10, и сигнала с блока 3. Насопротивлениях 17-22 собрана модель измерительной системы, состоящая из первичных .преобразователейсопротивлений 18 и 19), образующих внешний полумост измерительного моста (активный и компенсационный тензорезисторы, входящие:во внешний полумост, наклеиваютсяна поверхность объекта, подвергающегося деформации ), и сопротивлений 21 и 22, образующих внутреннийполумост измерительного моста 171и...

Номер патента: 1062715

Опубликовано: 23.12.1983

Авторы: Антонов, Кондратюк, Черкасский

МПК: G06F 17/00

Метки: данных, процессор, специализированный

...входуумножителя, выход пятого элементаИЛИ соедийен с входом разрешенияприема второго уменьшаемого вычитателя выход шестого и седьмогоэлементов ИЛИ подключены к управляющим входам соответственно пер Ового и второго коммутаторов, выход восьмого элемента ИЛИ группысоединен с входом разрешения приема первого уменьшаемого вычитателя,выход девятого элемента ИЛИ группы 45подключен к управляющим входамрегистров четвертой и седьмойгрупп, выход первого распределителя импульсов блока управления соединен с входом коммутатора адресных 50сигналов, информационный выход счетчика циклов подключен к входу второго триггера блока управления, выход блока сравнения соединен с четвертым входом последнего элемента . 55И группы блока управления, а...

Номер патента: 1062722

Опубликовано: 23.12.1983

Авторы: Болотин, Бурба, Добромыслов, Чинаев

МПК: G06F 17/00

Метки: объектов, остаточного, ресурса, технических

...достигается тем, что устройство для определения остаточного ресурса технических объектов содержит блок оценки скользящего среднего, блок анализа, первый и второй элементы задержки, первый, второй итретий блоки памяти., блок сравнения, первый, второй и третий .сумматоры, блок синхронизации, блок вычитания, регистр сдвига, блок совпадения и блок оценки числа повреждений, первый, второй, третий и четвертый входы первого блока памяти подключены соответст"венно к первому, второму, третьему и четвертому выходам блока анализа, первый и второй входы которого соединены соответственно через блок оценки скользящего среднего и перный элемент эадержки с выходом усилителя, первый вход второго блока памяти через первый сумматор подключен к...

Номер патента: 1068947

Опубликовано: 23.01.1984

Авторы: Брайловский, Илюхин

МПК: G01R 31/02, G06F 11/22, G06F 17/00 ...

Метки: гальванических, матричный, монтажа, проверки, регистратор, связей, устройства, электрического

...большой разветвленности проверяемой цепи выходной сигнал элементаИ-НЕ поступает на входы большогоколичества элементов НЕ, при этомможет быть превышен коэффициент,разветвления элемента И-НЕ. 55Целью изобретения является расширение области применения регистратора за счет снятия ограничения на.количество соединенных между собойточек. 60ЭПоставленная цель достигаетсятем, что в матричном регистраторегальванических связей устройствадля проверки электрического монтажа,содержащем матрицу из-строк и . 65-столбцов ячеек контроля, входыкоторых соединены с двумя группамивходов задаваемого адреса и двумягруппами входов опрашиваемого адресаматрицы, вход каждой строки группывходов задаваемого адреса матрицысоединен с первыми входами элементовИ-НЕ...

Номер патента: 1069152

Опубликовано: 23.01.1984

Авторы: Засенко, Миняев, Споденейко, Трифонов

МПК: G06F 17/00

Метки: аналоговых, измеритель, многоканальный, сигналов

...которого соединен с выходом старших разрядов цифроаналого" гого преобразователя и первым входом запоминаю его блока, второй вход которого соединен с входом младших разрядов цифроаналогового преобразоватея и первым выходом счетчика им ульс."ов, при этом третий Вход пеового элемента ИЛИ соединен с инверс- НЫМ БЬХОДОМ 1 ЕРВОГО ДОПОЛНИТЕЛЬНОГО триггера, вход установки единицы которогс соединен с шинойПуск , а вход установки нуля - с вторым выходом реверсивногосчетчика, первый вход которого соединсн с выходом третьего дополнительнага элемента ИЛИ, первый Вход которого соединен с Втарьм Выходом счетчика импульсов и входом установки единицы второго дополнительного триггера, вход установки куля которога ссединен с Вторым входом реверсивного...

Номер патента: 1072058

Опубликовано: 07.02.1984

Авторы: Имнаишвили, Цирамуа

МПК: G06F 17/00

Метки: надежности, объектов, показателей

...2 состояний, блок 3 сравнения, блок 4 счетчиков совпадений, блок 5 памяти,дешифратор б, вычитающий счетчик 7 ад-реса, первый элемент ИЛИ-НЕ 8 и вто Орой элемент ИЛИ-НЕ 9. Выходы счетчика 2 состояний соединены с первымивходами, блока 3 сравнения, выходкоторого соединен со счетным входомсчетчика 4 совпадений. Выходы блока 445счетчиков совпадений являются выходами устройства. Выходы счетчика 2 состояний соединены.с управляющими входами дешифратора б, выходы которого соедийены с первыми управляющими входами блока 4 счетчиков совпадений, .Выходы блока. 5 памяти соединены с вторыми входами блока 3 сравнения. Выходы счетчика 2 состояний через первыйэлемент ИЛИ-НЕ 8 соединены со счетным входом вычитающего.счетчика 7 . 55адреса, Выходы...