Устройство для определения ядер нелинейных объектов

Номер патента: 1008747

Авторы: Жемойцин, Яремчук

Есть еще 6 страниц.

Смотреть все страницы или скачать ZIP архив

Текст

СОЮЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН О 1008 А 0 06 Р 15/2 ОПИСАНИ АВТОРСКОМУ СВ ЕЛЬСТВУ(рр) 4 ь М. Циф систе ОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТ(71) Киевскйй. ордена Ленина понический институт им. 50-летиякой Октябрьской социалистическволюции(56) 1.0 уИороп 1 ов Е,Р , Ноорег В.1,Ждпа 1 я Гог ГгапвГег Гцпс 1 опя щеавцгешеп 1 п соп 1 пеаг яуя 1 ещя. "Бояеапа 1 уя 1 я п пцс 1 еаг яуя 1 ешв"; УБАЕСвутпрояхцт, яегея 4, 710 - 7679,1964,р 335-3452, Бахтиаров, Г,Д., Малинин В.В.Шкопин В.П. Аналого-цифровые преобразователи. М., "Сов, радио", 1980.3. Швецкий Б.И. Электронные цифровые приборы. Киев, "Техника", 1981.4. Аналоговые интегральные схемы.Под ред. Дж. Конели, М "Мир", 1977.5. Алексеенко А,Г., Коломбет Е.АМышляев В.Н. Морфологический анализинтегральных схем выборки и храненияс оптимальными параметрами, -"Микроэлектроника", 1978, 114.6. Беки Дж. Карплюс У,. Теория иприменение. гибридных .вычислительныхсистем, М "Мир", 1970.7.Ноорег В.У, ОуГ 1 ороп 1 оя К,РфОп 1 Ье щеавцгейеп 1 оГ сЬагас 1 егв 1 спегпе 1 я оГ а с 1 аяя оГ соп 1 пеаг яуя 1 ешя. Бец 1 гоп, Иохве, Матея апй Рц 1 явРгорада 1 ьоп, УБАЕе, 19678. Каган Б.М. Каневский М.(54)(57) 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЯДЕР НЕЛИНЕЙНЫХ ОБЪЕКТОВ, содержащее первый блок памяти, информационный вход которого является информационным входом устройства, аналого-цифровой преобразователь, инфор:мационный вход которого соединен свыходом первого блока памяти, блокумножения, первый информационныйвход которого соединен с первым выходом аналого-циФрового преобразователя, блок управления умножением, первый вход которого соединен с вторымвыходом аналого-цифрового преобразователя, а выход соединен с первымуправляющим входом блока умножения, абуферный регистр, вход которого соединен с выходом блока умножения,второй блок памяти, первый вход которого,соединен с выходом буферного Срегистра, а выход соединен с вторыминформационным входом блока умножения, блок отображения информациивход которого подключен к выходу буферного регистра, блок управления,первый выход которого соединен с управляющими входами первого блока памяти и аналого-цифрового преобразователя, второй выход соединен с вто"рым входом блока управления умножением, а третий выход соединен с уп-равляющим входом буферного регистраи вторым управляющим входом блока,умножения, о т л и ч а ю щ.з е с ятем, что, с целью повышения. точнос" уфти и быстродействия, оно дополнительно содержит генератор псевдослучайныхпоследовательностей, блок генераторовпсевдослучайных. последовательностей,блок аналоговых ключей, блок управления генераторами псевдослучаиных10087 последовательностей, цифровой формирователь задержки, блок цифровых формирователей задержки и аналоговый сумматор, выход которого является информационным выходом устройства, вход соединен с аналоговым выходом генератора псевдослучайных последовательностей, а группа входов соеди" нена с группой выходов блока аналоговых ключей, цифровой выход генератора псевдослучайных последовательностей соединен с входом цифрового Формирователя задержки, выход которого соединен с третьим входом блока управления умножением, а адресный выход соединен с вторым входом второго блока памяти, группа цифровых выходов блока генераторов псевдослучайных последовательностей соединена с группой входов блока цифровых формирователей задержки, группа выходов которого соединена с группой входов блока управления умножением, а группа адресных выходов соединена с, группой входов второго блока памяти, группа выходов блока управления генераторами псевдослучайных последовательностей соединена с группой управляющих входов блока генератора псевдослучайных последовательностей, группа аналоговых выходов которого соединена с группой входов блока аналоговых ключей, четвертый выход блока управления соединен с первой группой управляющих входов блока цифровых формирователей задержки, с . с первой и второй группами входов,блока управления генераторами псевдослучайных последовательностей, суправляющим входом генератора псевдослучайных последовательностей ис первым управляющим входом цифрового формирователя задержки, пятыйвыход блока управления соединен свторой группой управляющих входовблока цифровых формирователей задержки, шестой выход блока управления соединен с группой управляющихвходов блока аналоговых ключей,второй управляющий вход цифровогоформирователя задержки подключен,к третьему выходу блока управления. 2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что цифровой формирователь задержки содержит блок регистров сдвига., цифровой коммутатор и счетчик адреса, первый выход которого является адресным выходом формирователя, второй выход счетчика адреса соединен с управляющим входом цифрового коммутатора, информационный вход которого соединен с выхо" дом блока регистров сдвига, а выход является выходом формирователя, информационный и управляющий входы блока регистров сдвига являются соответственно входом и первым управляющим входом формирователя, вторым управляющим входом формирователя является вход счетчика адреса.1Изобретение относится к областионтрольно-измерительной техники и ожет быть использовано для измерения импульсных переходных характеригтик ( ядер ) нелинейных объектов, описываемых при помощи функциональных рядов Вольтерра.Известны устройства .1 - 19.Известное устройство для определе ния ядер Вольтера содержит последовательно соединенные генератор псевдослучайной троичной последовательности, объект измерения, множительное устройство и аналоговый интегра тор, а также две линии задержки, входы которых подключены к выходу гене 2ратора, а выходы - к входам множитель ного устройства 1,1К недостаткам известного устройства является длительное время измерения и низкая точность измерения диагональных значений ядер Вольтера.Наиболее близким по технической сущности является. устройство для определения ядер Винера содержащее . последовательно соединенные блок вы. борки и запоминания, подключенный к выходу нелинейного объекта, аналого-цифровой преобразователь, арифметическое устройство, буферный регистр и запоминающее устройство, выход которого подключен к входу ариф метического устройства, кроме тогоЭ 10логическую схему управления арифме-тическим устройством, первый входкоторой подключен к выходу аналогоцифрового преобразователя, а второйк выходу цифровой линии задержки,устройство отображения информации,вход которого подключен к буферномурегистру, блок управления, соединен.ный с управляацими входами блока.выборки и запоминания, аналого-цифрового .преобразователя, арифметического устройства, логической схемыуправления арифметическим устройст-,вом и буферного регистра 9,Однако известное устройство характеризуется невысокой точностью измерения, длительным временем, измере.ний вследствие больших статистических ошибок измерений, так как в качестве испытательного сигнала используется случайный сигнал. Недостаткомизвестного устройства является такженизкая точность измерений диагональных значений ядер.Цель изобретения - повышение точности и быстродействия,Поставленная цель достигаетсятем, что устройство для определенияядер нелинейных объектов, содержа=щее первый блок памяти, информационный вход которого является информационным входом устройства, аналогоцифровой преобразователь, информационный вход которого соединен с выходом первого блока памяти, блокумножения, первый информационный входкоторого соединен с .первым выходоманалого-цифрового преобразователя,блок управления умножением, первыйвход которого соединен с вторым выходом аналого-цифрового преобразователя, а выход соединен с первым .управляющим входом блока умножения,буферный регистр, вход которого соединен с выходом блока умножения,второй блок памяти, первый вход которого соединен с выходом буферногорегистра, а выход соединен с вторыминформационным входом блока умножения, блок отображения информации,вход которого подключен к выходубуферного регистра, блок управления,первый выход которого соединен суправляоцими входами первого блока .памяти и аналого-цифрового преобразователя, второй выход соединен свторым входом блока управления умножением, а третий выход соединенс управляацим входомбуферного регист087 й 7 4 35 5 10 5 20 25 30 45 50 ра и вторым управляющим входом блока умножения, дополнительно содержит генератор, псевдослучайных последовательностей, блок генераторов псевдослучайных последовательностей, блок аналоговых ключей, блок управления генераторами псевдослучайных последовательностей, цифровой формирователь задержки, блок цифровых формирователей задержки и аналоговый сумматор, выход которого является информационным выходом устройства, вход соединен с аналоговым выходом генератора псее.",ослучайных последовательностей, а группа входов соединена с группой выходов блока аналоговых ключей, цифровой выход генерато. ра псевдослучайных последовательнос тей соединен с входом цифрового Формирователя задержки, выход. которого соединен с третьим .входом блока управления умножением, а адресный выход соединен с вторым входом второго блока. памяти, группа цифровых выходов блока генераторов псевдослучайных последова. тельностей соединена с группой вхо- дов блока цифровых формирователей задержки, группа выходов которого соединена с группой входов блока управления умножением, а группа адрес ных выходов соединена с группой входов второго блока памяти, группа выходов блока управления генераторамч псевдослучайных последовательностей соединена с группой управляющих входов блока генераторов псевдослучайных . последовательностей, группа аналоговых выходов которого соединена с группой входов блока аналоговых ключей, четвертый выход блока управле" .ния соединен с первой группой управ-. ляоцих входов блока цифровых Формирователей задержки, с первой и второй группами входов блока управления гене раторами псевдослучайных последовательностей, с управляющим входом генератора псевдослучайных последовательностей и с первым управляющим входом цифрового формирователя задержки, пятый выход блока управления соединен с второй группой управляю" щих входов блока. цифровых формирователей задержки, щестой выход блокауправления соединен с группой управляоцих входов блока аналоговых ключей, второй управляющий вход цифрового формирователя задержки подключен к третьему выходу блока управления,3 10Кроме того, цифровой формирователь задержки содержит блок регистров сдвига, цифровой коммутатор и .счетчик адреса, первый выход которого является адресным выходом формирователя второй выход счетчика адресасоединен с управляоцим входом цифрового коммутатора, информационныйвход которого соединен с выходом блока регистров сдвига, а выход является выходом формирователя, информационный и управляющий входы блока регистров сдвига являются соответственно входом и первым управляющим входом формирователя, вторым управляющим входом формирователя является вход счетчика адреса.фНа фиг, 1 представлена блок-схема устройства", на фиг. 2 - приведена блок-схема блока управления схема этого блока аналогична схеме блока управления прототипа9и техническая реализация подобных блоков достаточно подробно изложена в81 , на фиг. 3 представлена блок-схема двух- , разрядного цифрового формирователя зэдержки (этому формирователю идентичны как любой из цифровых формирователей задержки блока, так и цифровой формирователь задержки , нафиг. 4 приведена блок-схема, поясняющая принцип реализации блока управления умножением на примере, поз.воляющем проводить измерения ядерВольтерра только первого и второгопорядков, техническая реализациятаких схем достаточно подробно изложена в 83; на Фиг,5 приведена блок-схема блока умножения 1 техничес.кая реализация таких схем достаточно подробно изложена в8 , нафиг. 6 приведена блок-схема цифрово"го генератора троичной М-последовательности (такие генераторы пОдробнорассмотрены в 6 ).Устройство для определения ядернелинейных объектов (фиг,1) содержитгенератор 1 псевдослучайных последовательностей, блок 2 генераторовпсевдослучайных последовательностей,блок 3 аналоговых ключей, блок 4 управления генераторами псевдослучай" ных последовательностей, аналоговыйсумматор 5, объект 6 измерения, первый блок 7 памяти, аналого-цифровой преобразователь .чЦП) 8, блок 9 умножения, блок 10 управления умножени. ем, буферный регистр 11, второй блок12 памяти, блок 13 отображения ин 08747 6 формации, цифровой формирователь 14задержки, блок 15 цифровых формирователей задержки, блок 16 управления. Группа аналоговых выходов блока2 генераторов псевдослуцайных последовательностей соединен с группойвходов блока 3 аналоговых клюцей,группа выходов которого вместе саналоговым выходом генератора 1 11 псевдослучайных последовательностейсоединена соответственно с группойвходов и входом аналогового сумматора 5, Выход аналогового сумматора5 является информационным выходом 15 устройства и подключен к входу объекта 6 измерения, выход которогоподключен к информационному входупервого блока 7 памяти. Выход первого блока 7 памяти соединен с инфор мационным входом АЦП 8, первый входкоторого соединен с первым информационным входом блока 9 умножения, авторой выход соединен с первым входом блока 10 управления умножением.25. Выход блока 10 управления умножением соединен с первым управляющимвходом блока 9 умножения, второй информационный вход которого соединенс выходом второго блока 12 памяти, зр а выход соединен с входом буферногорегистра 11. Выход буферного регистра11 соединен с первым входом второгоблока 12 памяти и с входом блока 13отображения информации. Цифровой выход генератора 1 псевдослучайных последовательностей соединен с входомцифрового Формирователя 1 Ч задержки,выход которого соединен с третьимвходом блока 10 управления умножением, а адресный выход соединен свторым входом второго блока 12 памяти. Группа цифровых выходов блока2 генераторов псевдослучайных последовательностей соединена с группойвходов блока 15 цифровых Формирователей задержки, группа выходов которого соединена с группой входовблока 10 управления умножением, агруппа адресных выходов соединенас группой входов второго блока 12 0фпамяти. Первыи выход блока 16 управления соединен с управляющимивходами первогоблока 7 памяти и АЦП8, второй выход с вторым входом блока 10 управления умножением, третийвыход с управляоцим входом буферногорегистра 11 и вторыми управляющимивходами блока 9 умножения и цифровоо формирователя 14 задержки, цетвыходов которого соединена с первойгруппой входов второго блока 27 совпадения. Выходы второго блока 27 совпадения и второго счетчика 24 подключены к нулевому входу триггера 17.Двухразрядный цифровой формирователь 14 и 15; задержки 1 фиг, 3) содержит блок 15 регистоов сдвига,.ф ецифровой коммутатор 1 и счетчик 151 ф адреса, Вход блока 15 регистровсдвига является входом формирователяа выход соединен с информационнымвходом цифрового коммутатора 15,выход которого я".ляется выходом фор 15 мирователя. Управляющий (Тактовый)вход блока 15 регистров сдвига является первым управляющим входом,формирователя, Вход счетчика 15адреса является вторым управляющим20 входом Формирователя, первый выход является адресным выходом формирователя, а второй выход соединенс управляющим входом входом цифрово"го коммутатора 15,25 В свою очередь, блок 15 регистров сдвига состоит из двух К-разрядных сдвиговых регистров 35 и 36(где К - число разрядов псевдослучайных последовательностей, генерируезо мых генератором 1 и генераторамиблока 2). Информационные входы сдвиговых регистро 35 и 36 образуютвход блока 15" , а тактовые входы -.управляющий (тактовый вход этого. же блока. Разрядные выходы сдвиговыхрегистров 35 и 36 образуют выходблока 15" . Счетчик 15" адреса сос 3тоит из счетчика 37 и дешифратора 38,Цифровой коммутатор 15 состоит издвух элементов И и двух элементовИЛИ 39 и 40, выходы которых образу.- ют выход цифрового коммутатора 15".Счетный вход счетчика 37 являетсявходом счетчика 15 адреса, а разЪрядные выходы образуют первый выходсчетчика 15" адреса и соединены съвходами дешифратора 38, выходы которого, образуют второй выход счетчика15" адреса.Блок 10 управления умножением,позволяющий проводить измерения ядерВольтерра первого и второго порядков.фиг. 4) состоит из элементов И 4152, ИЛИ.53, И 54-57, НЕ 58. Первыевходы элементов И 54 и 55 и входэлемента НЕ 58 образуют первый входблока 10 управления умножением, вторые входы элемента И 50 и элементаИЛИ 53 образуют его второй вход, а 45 7 1008747 8вертый выход - с первой группойуправляющих входов блока 15 цифровых4 хрмирователей задержки, с первойи второй группами управляющих входов блока 4 управления генераторамипсевдослучайных последовательностей,с управлякщим входом генератора 1псевдослучайных последовательностейи первым управляющим входом цифрового формирователя 14 задержки, пятыйвыход - с второй группой управляющихвходов блока 15 цифровых формирователей задержки, а шестой выход - сгруппой управляющих входов блока 3аналоговых ключей. Группа выходовблока 4 управления генераторамипсевдослучайных последовательностейсоединена с группой управляющих входов блока 2 генераторов псевдослучайных последовательностей,Блок 16 управления ( фиг, 2) содержит триггер 17, пусковой вход 18,генератор 19 тактовых импульсов,первый блок 20 совпадения, делитель21 частоты следования импульсов, регистр 22, первый 23 и второй 24счетчики, блок 25 формирователей импульсов, блок 26 триггеров, второйблок 27 совпадения, группу входов28 установки порядка измеряемогоядра, которая является группой входов установки порядка измеряемогоядра устройства, первый 29, второй30, третий 31, четвертый 32, пятый33 и шестой 34 выходы, Пусковой вход18 подключен к единичному входу триггера 17 и является пусковым входомустройства. Единичный выход триггера17 и выход генератора 19 тактовыхимпульсов соединены соответственнос первым и вторым входами первогоблока 20 совпадения, выход которогссоединен с входом делителя 21 частоты следования импульсов. Вьход делителя 21 частоты следования импульсовсоединен с входом регистра 22, выход которого соединен с входом первого счетчика 23. Каждый из входовгруппы 28 установки порядка измеряемого ядра соединен с входом соответствующего -го формирователя 25 импульсов (= 1, 2 и, где ичисло, определяемое максимальным,порядком измеряемых ядер нелинейныхобьектов) блока 25 формирователейимпульсов.Группа выходов блока 25 формирова.телей импульсов. соединена с группойвходов блока 26 триггеров, группапервые входы элементов И 45 и 46 и вторые входы элементов И 47 и 48 образуют третий вход . Первые входы элементов И 49 и 50 образуют первый из группывходов блока 10 управления % умножением, а выходы элементов И 59 и 60 образуют его выход.Блок 9 умножения ( фиг. 5) состоит из элемента НЕ 61, элемента И 62, сумматора 63 по модулю два, сумматора 64, группы сумматоров 65 по модулю два и группы элементов И 66. Входы группы сумматоров 65 по модулю два образуют первый информационный вход блока 9 умножения, а входы сумматора 64 образуют второй информационный вход этого блока. Вход элемейта НЕ 61 и входы сумматора 63 по модулю два образуют первый управляоций вход блока 9 умножения. Тактовый вход 20 сумматора 64 является вторым управляющим входом блока 9 умножения, а выходы, сумматора 64 являются выходом этого блока.Каждый генератор псевдослучайных 23 последовательностей ( генератор 1 и любой из генераторов блока 2 ) состоит из последовательно соединенных цифрового генератора 2(1,", ) троичной,М-последовательности и цифро-, За аналогового преобразователя ЦАП 2 1). Управляющий вход цифрового гене, ратора троичной И-последовательности является управляющим входом генератора псевдослучайных последовательностей, а выход является цифровым выходом того же генератора. Выход цифроаналогового преобразователя являет" ся аналоговым выходом генератора псевдослучайных последовательностей,Цифровой генератор троичной И-по" следовательности ( фиг. 6 ) состоит .из двух сдвиговых регистров 67 и 68, шести элементов И 69-74 и двух элементов ИЛИ 75-76. Каждая группа 4 з элементов ( одна элементы И 69-71 и ИЛИ 75 и другая элементы И 72-74 и ИЛИ 76) образует сумматоры по модугно три, которые включены в цепи обратной связи сдвиговых регистров 67 и 68.Блок 4 упра вления гене раторами псев. дослучайных последовательностей состоит из и независимых друг от друга управляющих элементов, каждый из которых в свою очередь состоит из последовательно соединенных счетчика 4, элемента НЕ 4 и блока 4 совпадения. Вход счетцика 4 является первым управляющим входом, а первый вход блока 4 совпадения является вторым управляющим входом управляющего элемента. Выход блока 4" совпадения является выходом управляющего элемента. Совокупности входов и выходов управляющих эле- ментов составляют соответствующие группы входов и выходов блока 4 управления генераторами псевдослучайных последовательностей.Суть измерения ядер Вольтерра Р- го порядка где Р - порядок нелинейности объекта измерения) в предлагаемом устройстве заключается в подаче на вход объекта измерения суммы Р входных испытательных сигналов и усреднении в течение определенного времени произведения выходного сигнала объекта измерения с Р задер жанными входными испытательными сигналами.Рассмотрим работу предлагаемого устройства в режиме измерения ядра Вольтерра второго порядка.1.Режим измерения ядра Вольтерра второго порядка задается по входу 28 блока 16 управления установкой в "1" соответствующего триггера блока 26, При этом по сигналу с шестого выхода блока 16 управления открывается соответствующий аналоговый ключ в блоке 3. После поступления сигнала "Пуск" на вход 18 блока 16 управления триггер 17 устанавлива ется в "1", и тактовые импульсы из блока 16 управления начинают поступать на блокй устройства. На выходе цифрового генератора 1 И-последо вательности появится трехуровневая цифровая периодическая последовательность )Хпериода ш, образованная с помощью троичной И-последовательности 1 11 длины щ , согласно соотношению1Х ., =Х для 1х - щ1+ь,- О Хпггде Х - значение сигнала в моментвремени 16 .,Ь - период тактовых импульсов.Первый управляющий элемент блока 4 управления генераторами псевдослучайных последовательностей блокирует поступление каждого ш-го тактового импульса на вход соответствующего (первого) цифрового генератора 2 М-последовательности, на выходе кото,рого появляется трехуровневая пери47 12в течение интервала выборки Ь , выходного сигнала объекта 6 измеренияв цифровой сигнал, включая сигналзнака, который подается на первыйвход блока 10 управления умножителемНа,первый информационный вход блока9 умножения начинает поступать сигнал с выхода аналого"цифрового преобразователя 9, являющийся результатом аналого-цифрового преобраэова"ния текущего сигнала на, выходе объек.та 6 измерения. Блок 9 умножения,управляемый сигналами блока 10 управления умно(ением, выполняет операции сложения, вычитания или пропускас кодовыми сигналами, поданными наего информационные входы, Выходныесигналы блока,9 умножения поступаютчерез буферный регистр 11 во второйблок 12 памяти,Через отрезок времени, численном 2.равныи ув Ь, после запуска аналогоцифрового преобразователя 8 в соответствующих ячейках второго блока12.памяти будет накоплено множестводискретиэированных значений Е (Ч; ), причемК (Г,т) = К Ь (.А, Ь) для. ш/2,где К - коэффициент преобразованияпредлагаемого устройства врежиме измерения ядра Воль-.терра второго порядка,Ь(Ь, - значения ядер Вольтерра вто"Ы) рого порядка для временныхординат (а., 1 Ь).В этот момент времени с пятоговыхода блока 16 управления поступаетимпульс в счетчик 15". адреса, увеличивая его содержимое на единицу,Начиная с этого момента в соответствующих ячейках второго блока 12 памятибудет накапливаться множестводискретизированных значений ЕД у)пропорциональных значениям ядер Вольтерра второго порядка во временномсечении (2 Ь, 1 Ь ).После подачи ш/2 импульсов в счетчик 15 адреса, подача всех управляющих имйульсов из блока 16 управленияпрекращается. 10087 В соответствующих ячейках второгоблока 12 памяти хранится множество:,дискретизированных значений( ) К Ь (3 д Д) для2е ш/2, 3=1,2., ш/2. Результаты измерений, .хранящиеся во втором блоке 12 памяти, параллельно одическая циФровая последовательность ХКпериода щ., сочетающаяш И-последовательностей)согласносоотнощениюс .с .Х - = У ф(л-Цдля 1 1 т;1 СЕ 1где(+)-операция суммирования по модулю шЦифровые периодические последовательности Х 1и ) Х с выходовцифровых генераторов 1 и 2И-последовательностей поступают на входы .1цифро-аналоговых преобразователей; соответственно 1 и 2, а также441 эна входы цифровых формирователей 14.и 15" задержки, Сдвиговые регистры14 и 15", .на сдвигаоцие входыкоторых поступают тактовые импульсыпериода Д, содержит ш/2 ячеек, така20что максимальное время задержки составляет ш Ь/2,Аналоговые сигналы с выхода цифроаналоговым преобразователей 1 и 2"подаются на входы аналогового сумма 2тора 5, выходной сигнал котороговоздействует на вход объекта 6 измерения.На вход счетчика 14 адреса изблока 16 управления подаются тактовыеимпульсы с частотойШ4 2 деПри этом последовательно опращиваются все ячейки сдвигового регистра 14 . Результаты опроса в виде35цифрового двухразрядного кода с выхода цифрового коммутатора. 14 поступают на блок 10 управления умножением. Одновременно. блок 16 управления начинает выдавать с тактовойчастотойимпульсы опроса второгоблока 2 памяти, Адреса опращиваемых ячеек второго блока 12 памятиформируются в счетчиках 14 и 15 .4Результаты опроса второго блока 12;.памяти в виде цифрового кода поступают на второй информационный входблока 9 умножения.Через определенный промежутоквремени после пуска устройства,30численно равного шд/2, блок 16 уп"равления начинает посылать тактовыеимпульсы с частотой 1/Ь на управляющие (тактовые или синхронизирующие)входы первого блока 7 памяти и аналого-цифрового преобразователя 8,Совместное действие первого блока 7 памяти и АЦП 8 сводится к преобразованию, информации.Режим измерения ядра Вольтерра,первого порядка (импульсной переходной характеристики первого порядка) %задается по входу 28 блока 16 управления. При этом по сигналу с шестого выхода блока 16 управления закрывается блок 3 аналоговых ключей, темсамым прекращая поступление испытательного сигнала с группы аналоговыхвыходов блока 2 генераторов псевдослучайных последовательностей на входаналогового сумматора 5.После команды "Пуск" блок 16 управЗления вырабатывает последовательностьуправляющих команд, аналогичную слу-чаю измерения ядра второго порядка.Спустя время, численно равное пЬ/2на первый информационный вход блока 209 умножения начинает поступать кодовый сигнал с выхода аналого-цифрового преобразователя 8,В течение интервала выборки Ь навторой информационный вход блока 9 . и,умножения поочередно поступает кодовый сигнал, являющийся результатомпоследовательного опроса ячеек второго блока 12 памяти, в которых накапливается информация о значениях измеряемых ядер. Адреса опрашиваемых ячееквторого блока 12 памяти определяются содержимым счетчика 14 адреса.Блок 9 умножения, управляемый сигнала.ми блока 10 управления умножением,35выполняет операции сложения, вычитания или пропуска с кодовыми сигналами, поданными на его два входа.Через время, численно равное л Ьпосле запуска аналого-цифрового преобразователя 8, блок 16 управления40пре кращает выда чу всех управляющих, сигналов ( единичное состояние счетчика 23 вызывает срабатывание блока) для1,2.щ/2где К - коэффициент преобразованияпредложенного устройства в режимеизмерения ядра Вольтерра первого порядка. Результаты измерений, хранящиеся во втором блоке 12 памяти параллельно фиксируются в блоке 13 отображения информации.Предлагаемое устройство по сравнению с прототипом позволяет значительно повысить точность и быстродействие измерений ядер ( импульсных переход,;ных характеристик ) нелинейных объектов. Поскольку в прототипе в качестве генератора испытательных сигналов используется генератор белого шума с ограниченной полосой частот, то ему присущи погрешности иэ-за конечного времени усреднения, что приводит к большим статическим флуктуациям результатов измерений. Предлагаемое же устройство свободно от этого недостатка, так как в нем в качестве источников испытательных сигналов используются генераторы псевдослучайных последовательностей.При одинаковой суммарной погрешности измерения время измерений при использовании предлагаемого устройства будет в 4 раза меньше по сравнению с временем измерения при использовании прототипа. Это означает, что в четыре раза возрастает производительность измерений.

Смотреть

Заявка

3297596, 11.06.1981

КИЕВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. 50-ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬСКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ

ЯРЕМЧУК АНАТОЛИЙ АНТОНОВИЧ, ЖЕМОЙЦИН ЕЖИ

МПК / Метки

МПК: G06F 17/00

Метки: нелинейных, объектов, ядер

Опубликовано: 30.03.1983

Код ссылки

<a href="https://patents.su/14-1008747-ustrojjstvo-dlya-opredeleniya-yader-nelinejjnykh-obektov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для определения ядер нелинейных объектов</a>

Похожие патенты