Патенты с меткой «кодовых»

Номер патента: 1739506

Опубликовано: 07.06.1992

Автор: Калиничев

МПК: H04Q 3/04

Метки: кодовых, комбинаций, обнаружения

...информационные входы реверсивного счетчика, Если вход сброса ЙЯ-триггера соединен с и выходом дополнительного регистра сдвига, то обнаруживаются и комбинации, начиная с комбинации, поданной на информационные входы счетчика.После приема любой кодовой комбинации на выходе переполнения регистра 1 сдвига формируется сигнал, который записывает в счетчик 4 код комбинации, поданной на его информационные входы, сбрасываетдополнительный регистр сдвига в нулевое состояние, устанавливает КЯ- триггер.в единичное состояние и формирует на время действия импульса сигнал логического "0" на выходе элемента ИЛИ - НЕ 7, Код "1" с выхода ВЯ-триггера б дает разрешение на прохождение сигналов через элемент И 8, Если в регистре 1 сдвига принята кодовая...

Номер патента: 1765898

Опубликовано: 30.09.1992

Авторы: Авгуль, Супрун

МПК: H03M 7/22

Метки: веса, вычисления, двоичных, кодовых, комбинаций

...соединен с )-м входом устройства, выход 1-го (М = 1, 2, , 2 п - 2 р) элемента И является М-м выходом устройства, )-й вход которого соединен с )-м входом сумматора по модулю два, выход которого соединен с первым входом 21-го ( = 1, 2, , и - р) элемента И и входом первого элемента НЕ, выход которого соединен с первым входом (2 - 1)-го элемента И. Выход 1-го порогового элемента соединен с входом (1+1)-го элемента НЕ, выход которого соединен со вторыми входами (2 - 1)-го и 2-го элементов И. Выход г-го (г = 1, 2, , р - 1) порогового элемента соединен с третьими входами (2 г+1)-го и (2 г+2)-го элементов И. Выход р-го порогового элемента соединен со вторыми входами и-го и (п+1)-го элементов И, если и - нечет1765898 2 з 5 ф 5,% Составитель...

Номер патента: 1800639

Опубликовано: 07.03.1993

Авторы: Беляев, Клочкова, Родин, Шишмарев

МПК: H04L 17/16

Метки: кодовых, обнаружения, последовательностей

...возможно йМ. При этом уменьшается объем постоянного запоминающего блока 3, равный 2, Таким образом, каждой кодовой комбинации, записанной в регистр 2 сдвига, однозначно соответствует ячейка ПЗУ 3 с оп ределенным адресом. Постоянный запоминающий блок 3 при изготовлении устройства программируется в соответствии с критериями обнаружения заданной кодовой последовательности. В простейшем случае в ячейку постоянного запоминающего блока 3, имеющую адрес, соответствующий обнаруживаемой последовательности, записывается потенциал логической единицы, а во все остальные ячейки - потенциалы логического нуля. При этом запись в регистр 2 сдвига обнаруживаемой кодовой последовательности вызовет появление потенциала логической единицы на выходе...

Номер патента: 1800649

Опубликовано: 07.03.1993

Авторы: Астапенко, Загнетко, Игнатов, Игнатьев, Мельников, Полковский, Поморцев, Родимов, Трофимов, Черенков, Шибаев

МПК: H04M 11/06

Метки: кодовых, команд, формирователь

...кодопреобразователя 9 и с его первоговыхода поступает на первый вход формирователя 7 адреса, со второго выхода которого30 она поступает на шестой вход блока 5 управления. Затем кодовые комбинации передаются в канал связи по тому же пути, покоторому передаются контрольные комбинации.35 Опорные частоты, необходимые для работы дискретно-аналоговых фильтров блока3 селекции, и счетчика времени блока 5 управления, выдающего импульсы через каждые 256 с, формируются в блоке 540 управления, Команда начального адреса вырабатывается в блоке 10.5,При передаче команды с пульта 8 управления на его панели нажимаются две кнопки. Затем номер команды в двоичном коде45 поступает на вход формирователя 10.5 начального адреса, который определяет...

Номер патента: 1839715

Опубликовано: 30.12.1993

Авторы: Кангер, Карапетьян

МПК: H03K 3/64

Метки: кодовых, многоканальный, последовательностей, управляющих, формирователь

...к первому входу элемента 2 И-ИЛИ-ЗНЕ 37. С-вход триггера 33 соединен с выходом элемента ИЛИ 35, й-вход - с В-входом первого счетчика 34, Т-вхад которого подключен к выходу триггера 33.Интерфейс 2 (фиг,З) состоит из буферного фарглирователя 38 и дешифратора 39.Блок 26 управления (фиг.4) состоит изпоследовательно соединенных счетчика 40,импульсов, триггера 41, дешифрэтара 42 иэлемента ИЛИ 43. Разрядные выходы счетчика 40 подключены к разрядным входамдешифратара 42.Счетчик 23 циклов (Фиг.5) состоиг из иканалов, каждый из которых содержит последовательно соединенные счетчик 44 импульсов и триггер 45,Буферный фармиоователь 38 интерфейса 7 служит для буферизации внешних шинданных, а дешифратор 39 - для распознавания обращений к внутренним...

Номер патента: 1414296

Опубликовано: 10.05.1996

Авторы: Гриневич, Золотарев

МПК: H03M 13/02

Метки: декодирования, кодовых, мажоритарного, сигналов

1. УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ КОДОВЫХ СИГНАЛОВ, содержащее блок регистров, первые и вторые выходы которого соединены с соответствующими входами решающего блока, выходы которого являются выходами устройства, отличающееся тем, что, с целью упрощения устройства, в него введены входной блок, преобразователь последовательного кода в параллельный, дешифраторы и блок индикации, первый и второй входы входного блока являются соответственно информационным и управляющим входами устройства, первый и второй выходы входного блока соединены соответственно с информационным входом преобразователя последовательного кода в параллельный и управляющими входами преобразователя последовательного кода в параллельный и первого дешифратора, первые и...

Номер патента: 841561

Опубликовано: 27.07.1996

Авторы: Загороднов, Козлов, Леонов

МПК: H04L 5/02

Метки: кодовых, приема, сигналов

Способ приема кодовых сигналов, при котором формируют последовательность импульсов с периодом следования, равным длительности элементарной посылки, в соответствии с которыми регистрируют кодовые комбинации принятого сигнала, отличающийся тем, что, с целью повышения помехоустойчивости, после формирования последовательности импульсов делят период следования сформированной пследовательности импульсов на n временных интервалов где (n - 3, 4, 5.n), на каждом из которых фиксируют каждую элементарную посылку кодовой комбинации принятого сигнала и запоминают на время приема всей кодовой комбинации сигнала, причем за время каждого периода пследовательности импульсов поочередно анализируют кодовые комбинации сигнала, элементарные посылки которых...