Устройство для обнаружения кодовых последовательностей

(51)5 Н 04171 ГОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССР(57) Устройство содетовых импульсов, регный запоминающий4, триггер 5, 1 - 2 - 3 - 5 АРУЖЕНИЯ ОСТЕЙ ратор 1 такга, постоянк задержки М.9научноета"(21) 4820847 (22) 03.05.90 (46) 07,03,93. (71) Централ СКий инСтиту (72) В.Ю. Бел и В,П. Шишм (56) Тепляков ческих систе Сов.радио, 1 Бюл. ьный т "Ком яев, О арев И.М, м пере 975, с,ДЛЯ ОБН ВАТЕЛЬ жит: гене стр 2 сдв лок 3, бл 1 - 4 - 5,15 10 15 20 25 30 35 40 45 50 Изобретение относится к электросвязи и может быть использовано для обнаружения кодовых последовательностей в потоке поступающей информации.Цель изобретения - повышение скорости обнаружения кодовой последовательности,На чертеже приведена структурная схема предлагаемого устройства,Устройство содержит генератор 1 тактовых импульсов, регистр 2 сдвига, постоянное запоминающее устройство 3, блок 4 задержки импульсов и триггер 5.Устройство работает следующим образом,Входная кодовая последовательность поступает на информационный вход регистра 2 сдвига и записывается в него с тактовой частотой, определяемой генератором 1 тактовых импульсов и равной или большей тактовой частоте кодовой последовательности, С выходов соответствующих разрядов регистра 2 сдвига сигналы параллельно подаются на адресные входы постоянного запоминающего блока 3, Количестворазрядов регистра 2 сдвига, подключенных к адресному входу постоянного запоминающего блока 3, должно быть не меньше М, где Й - длина кодовой последовательности, и определяется вероятностными характеристиками обнаружения. При асинхронном обнаружении кодовой последовательности с наилучшими характеристиками обнаружения необходимо, чтобы М2 М и 3 = М, где М - разрядность регистра 2 сдвига. В случае менее жестких требований к характеристикам обнаружения возможно йМ. При этом уменьшается объем постоянного запоминающего блока 3, равный 2, Таким образом, каждой кодовой комбинации, записанной в регистр 2 сдвига, однозначно соответствует ячейка ПЗУ 3 с оп ределенным адресом. Постоянный запоминающий блок 3 при изготовлении устройства программируется в соответствии с критериями обнаружения заданной кодовой последовательности. В простейшем случае в ячейку постоянного запоминающего блока 3, имеющую адрес, соответствующий обнаруживаемой последовательности, записывается потенциал логической единицы, а во все остальные ячейки - потенциалы логического нуля. При этом запись в регистр 2 сдвига обнаруживаемой кодовой последовательности вызовет появление потенциала логической единицы на выходе постоянного запоминающего блока 3, что и будет являться сигналом обнаружения заданной кодовой последовательности, который записывается в триггер 5. Блок задержки 4 импульсов и триггер 5 устраняют возможность появления ложных импульсов обнаружения, связанную с переходными процессами в регистре 2 сдвига и ПЗУ постоянном запоминающем блоке 3,В общем случае количество ячеек постоянного запоминающего блока 3, в которые записаны потенциалы логической единицы, может быть больше единицы и определяется вероятностными характеристиками обнаружения кодовой последовательности, Адреса этих ячеек соответствуют записанным в регистр 2 сдвига кодовым комбинациям, соответствующим превышению заданного порога взаимокорреляционной функцией между принятой кодовой комбинацией и обнаруживаемой кодовой последовательностью,При этом максимальная тактовая частота последовательности ограничена лишь быстродействием элементов, на которых выполнено устройство, и никак не зависит от числа импульсов в кодовой последовательности, что позволяет повысить скорость обнаружения кодовой последовательности. Формула изобретения Устройство для обнаружения кодовых последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с синхровходом регистра сдвига,о тлича ющееся тем,что,сцелью повышения скорости обнаружения кодовой последовательности, введен постоянный запоминающий блок, блок задержки импульсов и триггер, причем информационный вход регистра сдвига является входом уст-. ройства, а выход соединен с входом постоянного запоминающего блока, выход которого соединен с информационным входом триггера, вход блока задержки импульсов соединен с выходом генератора тактовых импульсов, а выход - с синхровходом триггера, выход которого является выходом устройства,