Многоканальный формирователь управляющих кодовых последовательностей

(51) 5 Н ИКАНИЕ ИЗОБРЕТЕН К ПАТЕ сширвгле ие точ- вательво вверы 19, 20, ройство 1 сОтОЗ сОВетскихСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИКГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР (ГОСПАТЕНТ СС(Тб) Карапетян Рубен Викторович; Кангер Александр Ъгеньевич(54) К 1 НТОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛУПРАВЛЯЮЩИХ КОДОВЫХ ПООЗЕДОВАТЕЛЬНОСТЕЙ(57 Целью изобретения является рафункциональных возможностей и повышенности установки выходных кодов в последоности. Цель достигается тем, что в устройстдены интерфейс У, блок 18 памяти, регистсчетчик 23 циклов и элемент ИЛИ 24. Уст также содержит генератор 1 импульсов, счетчик 5 интервапсв, счетчик 15 адреса, блох 16 памяти и блок 26 управления. Сущность изобретения заключается в тоц что в устройстве формируотся две кодовые последовательности М и , частота изме- кения и значение которых определяются содержанием блоков 16, 18 памяти, причем последовательность 1 Л моткет быть повторена с помощью счетчика 23. В устройстве также осуществляется с высокой точностью установка выходных кодов в последовательности за счет опережающей выборщ даеах из блоков 16, 18 памяти в промежуточной регистр 19. 5 ип.Изобретение относится к импульснойг х нике и может быть использовано в системах управления ЯМР-томографии.Известен многоканальный формирователь кодовых последовательностей (авт. св,ССГ,Р гг. 231584, кл. Н 03 К 3/64, 1983),содержащий генератор импульсов, делителичастоты, счетчик импульсов, блок сравнения,запоминающие устройства, демультиплексор,логические элементы и п каналов формирования.Недостатками известного устройства являются сложность и отсутствие управленияпараметрами формируемых последовательностей,Наиболее близким техническим решением к изобретению является многоканальныйформирователь кодовых последовательностейй (а вт. св. СССР Ы. 1448393, кл. Н 03 К 3164,1986), содержащий генератор тактовых импульсов, формирователь адреса, блок памяти,пересчетный блок, блок формирования команд, блок коммутации, блок формированиякодовых сигналов,Недостатками известного устройстваявляются отсутствие управления паратлетрами формируемых последовательностей идостаточно низкая установка кодов,в выходных последовательностях.Цель изобретения - расширение функциональных возможностей зд счет дополнительного кода, обеспечивающеговозможность повторения выходной кодовойпоследовательности и повышения точностиустановки выходных кодов в последовательности за счет опережа:,ощей выборки данныхиз блоков памяти и наличия промежуточногорегистра для их хранения.Цель достигается тем, что в многоканальный формирователь управляющих кодовых последовательностей, содержащийгенератор импульсов, первый и второй выходы которого подключены к первому и второму входам блока управления, третий входкоторого соединен с выходом счетчика интервалов, вход загрузки данных которогосоединен со счетным входом счетчика адреса, выходы которого подключены к адресным входам первого блока памяти, введеныинтерфейс, второй блок памяти, первый ивторой регистры, счетчик циклов и элементИЛИ, выход которого подключен к четвертому входу блока управления, при этом входыэлемента ИЛИ подключены к выходам счетчика циклов, счетный вход которого соединен с третьим выходом блока управления,четвертый выход которого подключен к входу выборки второго блока памяти и к входусинхронизации первоо регистра, разрядные входы которого подключены к выходам2025э3050 нен с первым входом генератора импульсов, второй выход - с вторым выходом генератора импульсов, с входом сброса счетчика циклов и с пятым входом блока управления, третий выход интерфейса подключен ктретьему входу генератора импульсов, четвертый и пятый выходы подключены к входам выборки первого и второго блоков памяти соответственно, шестой выход соединен с входом загрузки счетчика адреса, а седьмой выход подключен к входу записи данных счетчика циклов, причем четвертый вход генератора импульсов соединен с первым выходом второго регистра, второй выход которого подключен к входу сбросасчетчика адреса, пятый вход генератора импульсов соединен с и-м выходом первого блока памяти, вход выборки которого соединен с первым выходом блока управления, ивыходы первого блока памяти подключены к разрядным входам счетчика интервалов, счетный вход которого соединен с третьим выходом генератора импульсов, второй выход которого подключен к входу синхронизации счетчика интервалов.Не известно техническое решение, характеризующееся совокупностью существенных признаков, изложенных в отличительной части формулы изобретения, направленное на решение той же задачи и дающее аналогичный положительный эффект, т.е. предлагаемое техническое решение соответствует критерию "существенные отличияНа фиг.1 представлена функциональнаясхема предлагаемого многоканального формирователя управляющих кодовых последовательностей; на фиг.2 - пример выполнения генератора импульсов; на фиг.3 - пример выполнения интерфейса; на фиг.4 - пример выполнения блока управления; нафиг.5 - пример выполнения счетчика циклов.Многоканальный формирователь управляющих кодовых ттоследовательностеи(фиг.1) содержит генератор 1 импульсов г второго блока памяти, адресные входы которого соединены с выходами счетчика адреса, выходы первого регистра подключены к разрядным входам второго регистра, вход синхронизации которого подключен к третьему входу блока управления, первая группа выходов второго регистра является выходом устройства, а вторая группа выходов второго регистра подключена к разрешаю 10 щим входам счетчика циклов, входы данныхкоторого соединены с входами данных счетчика адреса, с входами данных первого и второго блоков памяти и с выходами данных интерфейса, псрвый выход которого соеди 183971510 15 20 25 30 35 40 45 50 55 выходами 2,3,4, счетчик 5 интервалов с выходом 6, интерфейс 7 с выходами 8 - 14, счетчик 15 адреса, первый блок 16 памяти с выходом 17, второй блок 18 памяти, первый регистр 19, второй регистр 20 с выходами 21, 22, счетчик 23 циклов, элемент ИЛИ 24 с выходом 25, блок 26 управления с выходами 27 - 30. Выходы 2, 3 генератора 1 подключены к входам блока 26 управления, третий вход которого соединен с выходом 6 счетчика 5 интервалов. Вход загрузки данных последнего соединен с выходом 29 блока 26 управления, выход 27. которого соединен со счетным входом счетчика 15 адреса, выходы которого подключены к адресным входам блока 16 памяти. Выход 25 элемента ИЛИ 24 подключен к четвертому входу блока 26 управления, входы элемента ИЛИ подключены к выходам счетчика 23 циклов, счетный вход которого соединен с выходом 28 блока 26 управления. Выход 30 блока управления подключен к входу выборки блока 18 памяти и к входу синхронизации регистра 19, разрядные входы которого подключены к выходам блока 18 памяти, адресные входы которого соединены с выходами счетчика 15 адреса. Выходы регистра 19 подключены к разрядным входам регистра 20, вход синхронизации которого подключен к третьему входу блока 26 управления, Первая группа выходов регистра 20 подключена к выходной шине, а вторая группа - к разрешающим входам счетчика 23 циклов, входы данных которого соединены с входами данных счетчика 15 адреса, с входами данных блоков 16, 18 и с выходами данных интерфейса 7. Выход 8 интерфейса соединен с первым входом генератора 1 импульсов, выход 9 - с вторым входом генератора импульсов, с входом сброса счетчика 23 циклов и с пятым входом блока 26 управления, выход 10 подключен к третьему входу генератора импульсов, выходы 11,12 - к входам выборки блоков 16,18 памяти, выход 13 соединен с входом загрузки счетчика 15 адреса, а выход 14 подключен к входу записи данных счетчика 23 циклов. Четвертый вход генератора 1 импульсов соединен с выходам 21 регистра 20, выход 22 которого подключен к входу сброса счетчика 15 адреса. Пятый вход генератора. 1 импульсов соединен с выходом 17 блока 16 памяти, вход выборки которого соединен с выходом 29 блока 26 управления, Выходы блока 16 памяти подключены к входам данных счетчика 5 интервалов, счетный вход которого соединен с выходом 4 генератора 1 импульсов, выход 3 , .которого подключен к входу синхронизациисчетчика 5 интервалов,Генератор 1 импульсов (фиг.2) содержит генератор 31, элемент И 32, триггер 33, счетчики 34 импульсов, элемент ИЛИ 35, элемент ИЛИ-НЕ Зб, элемент 2 И-ИЛИ-ЗНЕ 37. Выход генератора 1 через элемент Л 32 подключен к С-входам последовательна соединенных счетчиков 34, выход паследнега из них подключен к первому входу элемента 2 И-ИЛИ-ЗНЕ 37. С-вход триггера 33 соединен с выходом элемента ИЛИ 35, й-вход - с В-входом первого счетчика 34, Т-вхад которого подключен к выходу триггера 33.Интерфейс 2 (фиг,З) состоит из буферного фарглирователя 38 и дешифратора 39.Блок 26 управления (фиг.4) состоит изпоследовательно соединенных счетчика 40,импульсов, триггера 41, дешифрэтара 42 иэлемента ИЛИ 43. Разрядные выходы счетчика 40 подключены к разрядным входамдешифратара 42.Счетчик 23 циклов (Фиг.5) состоиг из иканалов, каждый из которых содержит последовательно соединенные счетчик 44 импульсов и триггер 45,Буферный фармиоователь 38 интерфейса 7 служит для буферизации внешних шинданных, а дешифратор 39 - для распознавания обращений к внутренним блокам устройства. Счетчик 23 циклов служит дляповторения выходной кодовой комбинацииМ. Многоканальный формирователь управляющих кодовых последовательностей работает следующим образом.Программа работы формирователя заносится в блоки 16 и 18 памяти извне при помощи последовательности кодовых комбинаций на внешних линиях О 1, А, Е интерфейса 7. Также программируются коэффициенты счета счетчиков 23 циклов для каждого канала , Перед началом рабаты формирователя производится устаг 1 авка в начальное состояние генератора 1, счетчика 23 и блока 26 управления сигналам па входу 9 интерфейса 7, который формирует этот сигнал при помощи комбинаций на шинах Р, А, Е, поступающих в интерфейс 7.Работа Формирова геля начинается с поступления импульса из интерфейса 7 па входу 8 на Я-вход триггера 33 генератора 1. На выходе триггера 33 устанавливается высо-. кий потенциал, который разрешает прохождение через элемент И 32 тактовым импульсам с выхода генератора 31. С выхода триггера ЗЗ генератора 1 сигнал поступает также нэ вход счетчика 34 генератора 1 и на вход счетчика 40 блока б уп раплен ия, На выходе счетчика 40 формируется двоичный код, который поступает нэ входы;тетпифрэтора 42. Он фаамирует импульсь пэ выходах10 40 памяти, Например, на вход элемента 2 И 50 55 27, 28, 29, 30, разнесенные во времени на два тактовых периода, Импульс на вцходе переноса счетчика 40 меняет состояние триггера 41, который блокирует работу дешифратора 42 после формирования импульсов на выходах 27, 28, 29, 30, управляющих работой блоков формирователя. Дешифратор 42 разблокирован после прихода по шине б выход счетчика 5) на С-вход триггера 41 импульса окончания текущей длительностй, который разрешает работу дешифратора 42 на время формирования последовательности управляющих импульсов на выходах 27, 28, 29, 30. Из блока 26 управления по шине 29 поступает импульс на вход выборки блока 16 памяти, с которого считываются коды длительности, поступающие на входы даннцх счетчика 5. Импульс, поступающий по шине 27 из блока 26 на счетный вход инкрементирует значение счетчика 15, а импульс, поступающий по шине 30 блока 26 на вход выборки блока 18 памяти, считывает из него коды, которые поступают на входы промежуточного регистра 19 и хранятся в нем до окончания текущей длительности. Таким образом осуществляется превентивная выборка следующего выходного кода, который устанавливается на выходных шинах сразу по окончании текущей длительности, получаемой на выходе счетчика 5. Этим достигается полная синхронизация установки выходного кода с окончанием текущей длительностии.Смена выходного кода происходит тогда, когда на выходе переполнения счетчика ф 5 формируется импульс, поступающий навход синхронизации регистра 20 и код из регистра 19 поступает на выходные шины М и 1, 21, 22 регистра 20, имея новые значения. Длительность сохранения кодов на выходных шинах М, , 21, 22 регистра 20 зависит от числа, занесенного в счетчик 5, и сос. тяния сигнала на выходе 17 блока 16 ИЛИ-ЗНЕ 37 подаются импульсы Гтакт и импульсы с выхода счетчика 34, В зависимости от потенциала на выходе 17 блока 16 памяти на выходе элемента 2 И-ИЛИН Е 37 генератора 1 формируются импульсы с частотой Ртзкт или Ртакт/1000, Это позволяет сократить разрядность блока 16 памяти и счетчика 5, Для повторения определенной последовательности кодов используется сигнал с выхода 22 регистра 20. Если он имеет единичный потенциал, то обнуляет счетчик 15, который управляет адресами вц 20 25 30 35 борки данных блоков 16 и 18 памяти, Из блоков 16 и 18 считываются начальные значения и процесс формирования выходных кодов повторяется.Работа формирователя может быть остановлена извне формированием сигнала по шине 10 интерфейса 7 или с помощью сигнала по шине 21 регистра 20, если на шине 21 установить единичный потенциал. Эти сигналы (шина 10 и шина 21) поступают на входы элемента ИЛИ 35 генератора 1 и далее на С-вход триггера 33,Как отмечалось выше, любая выходная кодовая комбинация М регистра 20 может быть повторена с помощью счетчика 23 циклов. Счетчик циклов содержитканалов, счетчик 44 каждого канала программируется до начала работы. Появление логической "1" в одном иэ каналовсвидетельствует о необходимости повторения данной кодовой последовательности определенное число раз. Триггер 45 по фронту импульса, поступающего по шине 28 из блока 26 управления, устанавливает на своем выходе потенциал, запрещающий прохождение импульсов инкрементации счетчика 15 через элемент ИЛИ 43 блока 26 управления на шину 27. Счетчик 44 (вычитающий) сохраняет на выходе Р состояние логической "1", Все зто время блок 26 управления формирует импульсы на выходах 28, 29, 30, однако коды длительности, коды выходной последовательности сохраняют свои значения, поскольку выборка иэ блоков 16 и 18 памяти происходит по одному и тому же адресу. По достижении счетчиком 44 значения логического "О" на выходе Р формируется отрицательный импульс, который меняет состояние триггера 45 на обратное и вновь разрешает прохождение импульсов инкрементации адреса счетчика 15 через элемент ИЛИ 43 блока 26 управления,Таким образом, предлагаемый многоканальный формирователь управляющих кодовых последовательностей по сравнению с прототипом позволяет повысить точность установки выходных кодов за счет опережающей выборки данных из блоков памяти в промежуточном регистре и расширить функциональные возможности за счет формирования дополнительного кода, обеспечивающего воэможность повторения выходной кодовой последовательности.(56) Авторское свидетельство СССРМ 1448393, кл. Н 03 К 3/64, 1986,1839715 10 31 г г Формула изобретения МНОГОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ УПРАВЛЯЮЩИХ КОДОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащий генератор импульсов, первый и второй выходы которого подключены к первому и второму входам блока управления, третий вход которого соединен с выходом счетчика интервалов, вход загрузки данных которого соединен со счетным входом счетчика адреса, выходы которого подключены к адресным входам первого блока памяти, отличающийся тем, что, с целью расширения функциональных возможностей и повышения точности установки выходных кодов, в него введены интерфейс, второй блок памяти, первый и второй регистры, счетчик циклов и элемент ИЛИ, выход которого подключен к четвертому входу блока управления, входы элемента ИЛИ подключены к выходам счетчика циклов, счетный вход которого соединен с третьим выходом блока. управления, четвертый выход которого подключен к входу выборки второго блока памяти и входу синхронизации первого регистра, разрядные входы которого подключены к выходам второго блока памяти, адресные входы которого соединены с выходами счетчика адреса, выходы первого регистра подключены к разрядным входам второго регистра, вход синхрониза ции которого подключен к третьему входу блока управления, первая группа выходов второго регистра является выходом формирователя, а вторая группа выходов второго регистра подключена к разрешающим входам счетчика циклов, входы данных которого соединены с входами данн х счетчика адреса, входами данных первого и второго блоков памяти и выходами данных интерфейса, первый выход которого10 соединен с первым входом генератора импульсов, второй выход соединен с вторым выходом генератора импульсов, входом сброса счетчика циклов и пятым входом блока управления, третий выход интерфейса подключен к третьему входу генератора импульсов, четвертый и пятый выходы подключены к входам выборки первого и второго блоков памяти соответственно, шестой выход соединен с входом загрузки данных счетчика адреса. а седьмой выход интерфейса подключен к входу записи данных счетчика циклов, причем четвертый вход генератора импульсов соединен с первым выходом второго регистра, второй25 выход которого подключен к входу сброса счетчика адреса, при этол пятый вход генератора импульсов соединен с и-м еЬходом первого блока памяти, вход выборки которого соединен с первым выходом бло 30 ка управления, п - 1)-е выходы первого блока памяти подключены к входам данных счетчика интервалов, счетный вход которого соединен с третьил выходомгенератора импульсов, второй выход кото 35 рого подключен к входу синхронизации счетчика интервалов,14 28 Составитель Р,КарапетТехред М.Моргентал Корректор М мборская Тираж НПО "П ЗОЗ 5, Москва, а 1 и;. 101 бинат "Патент", г. Ужгород, у рд ;1 Рльский Редактор 1,ЮрчиковЗаказ 3414 Подписнск" Роспатента