Следящий аналого-цифровой преобразователь

(71) Заявател дена Ленина злек нм. В.И.Ульянова хйкческнй на) 4) СЛКДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬИзобретение относится к аналогоцифровым преобразователям и может быть использовано в области связи, вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.Известен следящий аналого-цифровой преобразователь, содержащий первый, второй и третий блоки сравнения, первые аналоговые входы которых соединены с источником входного сигнала, а выходы соединены соответственно с первым, вторым и третьим входами первого логического блока, управлякщие входы всех трех блоков сравнения сое" динены с выходом генератора тактовых импульсов, второй аналоговый вход второго блока сравнения соединен с первым входом делителя надва и с выходом ключа, первый аналоговый вход которого соединен с выходом источника эталонного напряжения, с аналоговым входом второго цифроаналогового преобразователя и с аналоговым входом первого цифроаналоговогопреобразователя, второй аналоговыйвход ключа соединен с выходом первого цифроаналогового преобразователя,второй анапоговый вход первого блокасравнения соединен с вторым входомделителя на два и с выходом первогоцифроаналогового преобразователя,второй аналоговый вход третьего блока сравнения соединен с выходом делителя на два, первый, второй, третийи четвертый выходы первого логического блока соединены соответственно спервыми, вторыми, третьими и четвер"тими входами второго и третьего логических блоков, пятые входы второгои третьего логических блоков соединены с выходом последнего разрядараспределителя импульсов, вестойвход второго логического блока соединен с выходом первой линии задержки и с входом второй линии задержки, 907794выход которой соединен с шестым входом третьего логического блока, вход первой линии задержки соединен с выходом генератора тактовых импульсов, седьмой вход второго логического блока соединен с. единичным выходом триггера, единичный и нулевой входы которого соединены соответственно с первым и вторым выходом:,четвертого логического блока, первая группа вхо О дов соединена с выходами разрядных ;триг геров первого реверсивного счетчика, с цифровыми входами первого цифроаналогового преобразователя и с первыми входами элементов И первой 5 группы, вторая группа входов четвертого логического блока соединена с выходами разрядных триггеров второго реверсивного счетчика, с цифровыми входами второго цифроаналогового26 преобразователя и с первыми входамн элементов И второй группы, а третий вход соединен с выходом генератора тактовых импульсов, единичной выход триггера переполнения второго реверсивного счетчика Нсоединен с управляющим входом ключа, выходы элементов И первой группы соединены с установочными входами разрядных триггеров второго реверсивного счетчика, а выходы элементов И второй группы соединеныс установочными входами разрядных триггеров первого реверсивного счетчика, первый и второй выходы второго логического блока соединены соответственна со входом сдвига вправо ц со.входом сдвига влево на один раэряд распределителя импульсов, третий и четвертый выходы второго логического блока соединены со вторыми входами элементов И соответственно первой ц второй групп, кроме того, третий выход второго логического блока соединен с нулевым входом триггера переполнения второго реверсивного счетчика, первый и второй выходы третьего логического блока соединены соответственно со входами установки режима сложения и вычитания первого реверсивного счетчика, третий и четвертый выходы гретьего39 логического блока соединены со вторыми входами элементов И соответственно третьей и четвертой групп, первые входы которых соединены с выходами соответствукщих разрядов распределителя импульсов; выходы элементов И третьей группы соединены со счетными входами триггеров соответствующих разрядов первого реверсивного счетчика; выходы элементовИ четвертой группы соединены со счетными входами триггеров соответствующих разрядов второго реверсивногосчетчика 1 ,Иедостатком известного преобразователя является большая погрешностьпреобразования, обусловленная тем,что отрезки смещаются до касаниябеэ взаимного перекрытия), что приводит к необходимости частых переключений отрезка при изменении сигнала. вблизи границ отрезка. Особенносильно этот недостаток проявляетсяпри использовании этого преобразователя в качестве устройства выборашкал еЦель изобретения - уменьшение погрешности преобразованияПоставленная цель достигается тем, что следящий аналого-цифровой преобразователь содевжашнй первый,второй и третий блоки сравнения, первые ,аналоговые входы которых соединены с источником входного сигнала, а выходы соединены соответственно с первым, вторым и третьим входами первого логического блока, управляющие входы всех трех блоков сравнения соединены с выходом генера.тора тактовых импульсов, второй аналоговый вход второго блока сравнения соединен с первым входом делителя на два и с выходом ключа, первый аналоговый вход которого соединен с выходом источника эталонного сигнала, с аналоговыми входами первого и второго цифроаналоговых преобразователей, второй аналоговый вход ключа соединен с выходом первого цифроаналогового преобразователя, а второй аналоговый вход первого блока сравнения соединен с вторым входом делителя на два ц с выходом второго цифроаналогового преобразователя, второй аналоговый вход третьего блока сравнения соединен с выходом делителя ца два, первый, второй, третий, четвертый выходы первого логического блока соединены соответственно с первыми, вторыми, третьими и четвертыми входами второго и третьего логических блоков, пятые входы которых соединены с выходом последнего РазРяДа распределителя импульсов, шестой вход второго логического блока соединен с выходом первой линии задержки и с входом второй лидами третьего логического блока, первый выход ко. эрого соединен с входом сдвига влево на один разряд распределителя импульсов, а выход первого элемента ИЛИ соединен с вторыми входамн элементов И второй группы, выход второго элемента ИЛИ соединен с вторыми входами элементов И первойНа фиг. представлена функциональная схема следящего преобразователя; на фиг.2 - вариант выполнения логического блока; на фиг.3 - алгоритм преобразования изменяющихся сигналов с использованием отрезка образцовой шкалыПредлагаемый аналого-цифровой преобразователь содержит первый 1, второй 2 и третий 3 блоки сравнения, первый логический блок 4, генератор 5 тактовых импульсов, делитель б на два , ключ 7, источник 8 эталонного сигнала, первый 9 и второй О цифроаналоговые преобразователи, второй 1 и третий 12 логические блоки,распределитель 13 импульсов, первая 14 и вторая 15 линии задержек, первая 16 и вторая 17 группы элементов И, первый 18 и второй 19 реверсивные счетчики, четвертый логический блок 20, первый 21 и второй 22 триггеры, первый 23 и второй 24 элементы ИЛИ.На фиг.2 представлен один из возможных вариантов реализации четвертого логического блока 20. Этот блок определяет, в каком из реверсивных счетчиков 18 или 19, соответствующих верхней и нижней границе отрезка. находится самая правая единица и, если она находится в первом реверсивном счетчике 18, то на втором выходе появляется сигнал, означающий, что данный отрезок является нижней пдловиной предыдущего ( большего) отрезка .Если же самая первая едикица находится во втором реверсивном счетчике 19, то на первом выходе четвертого логического блока 20 появляется сигнал, означающий, что данный отрезок является верхней половиной предыдущего ( большего отрезка) . Если же самая правая единица находится одновременно в обоих реверсивных счетчиках (т.е. в одном и том же разряде), то на четвертом выходе появляется сигнал, означающий, что данный отрезок является промежуточным, в противном случае сигнал появляется на третьем выходе. 907794 нии задержки, выход которой соединен с шестым входом третьего логического блока, вход первой линии задержки соединен с выходом генератора тактовых импульсов, а выходы разрядов % распределителя импульсов соединены с первыми входами элементов И первой и второй групп, выходы элементов И первой группы соединены со счетными входами триггеров соответствующих 10 разрядов первого реверсивного счетчика, выходы элементов И второй группы соединены со счетными входами триггеров соответствующих разрядов второго реверсивного счетчика, выхо ды разрядных триггеров второго ревер сивного счетчика соединены с первой группой входов четвертого логического блока и с цифровыми входами второго цифроаналогового преобразователя, вторая группа входов четвертого логического блока соединена с выходами разрядных триггеров первого реверсивного счетчика и с цифровыми входами первого цифроаналогового 2 з преобразователя, а третий вход соедкнен с выходом генератора тактовых импульсов, единичный выход триггера переполнения первого реверсивного счетчика соединен с управляющим входом ключа, первый и второй выходы четвертого логического блока соединены соответственно с единичным и нулевым входами первого триггера, первый выход второго логического блока соединен с входом сдвига вправо ка один разряд распределителя импульсов, введены два элемента ИПИ и второй триггер, причем третий и четвертый выходы четвертого логического элемента соединены соответственно с нулевымн единичным входами второго триггера, единичный выход первого триггера соедикек с седь мым входом третьего логического элемента, единичный выход второго триггера соединен с седьмым входом вто- рого и с восьмым входом третьего логических блоков, при этом пятый и шестой выходы первого логического блока соединены соответственно с входами установки режима сложения и вычитания первого и второго реверсивиых счетчиков, второй и третий выходы второго логического блока соединены соответственно. е первыми входами первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с вторым и третьим выхо1 О 15 20 30 40 вых, если с первого логического блока 4 приходит сигнал 8 или Я",т.е. входной сигнал находится внутри отрезка, и при этом отрезок не является минимальным 1 т.е. младший разряд распределителя импульсов находится в состоянии 0"7 и промежуточным, то производится сдвиг вправо (.1) на один разряд единицы в распределителе 13 импульсов, тем самым подготавливается уменьшение величины отрезка в два раза; во-вторых, если с первого логического блока 4 приходит сигнал , т.е. входной сигнал находится ниже нижней границы, или же если с первого логического блока 4 приходит сигнал , т.е. входной сигнал находится выше верхней границы, и при этом текущий отрезок является промежуточным, то вырабатывается сигнал 12, которыйпоступает на счетный вход разрядавторого реверсивного счетчика 19,при этом номер разряда определяетсяраспределителем 13 импульсов, а режим работы счетчика задается первымлогическим блоком 4. Аналогично,приналичии сигнала а илн при одновременном присутствии сигналов Ь и%1. вырабатывается сигнал , изменяющий величину верхней границы отрезка,. хранящуюся в первом реверсивном счетчике 18. Далее по сигналу с выхода второй линии 15 задержкиначинает работать третий логическийблок 2, сигнал Х 1, с первого выхода которого происходит сдвиг влево содержимого распределителя 13импульсов, и появляется либо при наличии сигнала , и при условии, чтотекущий отрезок является или промежуточным или нижней половиной предыдущего 1,большего) отрезка , либо при наличии сигнала 15 и при условии, что текущий отрезок является или проме"жуточным или верхней половиной предыдущего отрезка, Если имеется сигнал и при этом отрезок не является минимальным, т.е. присутствуют сигна- ПЫ 11 ИЛИ )1 и М, то вырабатываВтся сигнал 2, добавляющий единицу В разряд второго реверсивного счетчика 19, номер которого определяется распределителем 13 импульсов, АналоГично, если имеется сигнал д и пФи55 этом отрезок не является минималь"а ным, т.е. присутствуют сигналы Ь или И И Юг, то вырабатывается сиг" Нал Х 5, вючитающий единицу из разряда первого реверсивного счетчика 18, номер которого определяется распределителем 3 импульсов.При использовании предлагаемого преобразователя в качестве устройства выбора шкал представляется особо перспективным использование в качест" ве блоков сравнения статистических сравнивающих узлов, использующих идеи последовательного анализа. Формула изобретения Следящий аналого-цифровой преобразователь, содержащий первый, второй и третий блоки сравнения, первыеаналоговые входы которых соединеныс источником входного сигнала, а выходы - соответственно с первым, вторым и третьим входами первого логического блока, управляющие входывсех трех блоков сравнения соединеныс выходом генератора тактовых импульсов, второй аналоговый вход второгоблока сравнения соединен с первымвходом делителя на два н с выходомключа, первый аналоговый вход которого соединен с выходом источникаэталонного сигнала, с аналоговымивходами первого и второго цифроаналоговых преобразователей, а второйаналоговый вход ключа соединен с вы -ходом первого цифроаналогового преобразователя, второй аналоговый вход первого блока сравнения соеди" нен с вторым входом делителя на два и с выходом второго цифроаналогового преобразователя, второй аналоговый вход третьего блока сравнения соединен с выходом делителя на два, пер" вый, второй, третий и четвертый выходы первого логического блока соеди" иены соответственно с первыми,вторымн, третьими и четвертыми входами второго и третьего логических блоков, пятые входы которых соединены с выходом последнего разряда распределителя импульсов, шестой вход второго логического блока сое" динен с выходом первой линии задержки и с входом второй линии задержки, выход которой соединен с шестым вхо" дом третьего логического блока, вход первой линии задержки соединен с выходом генератора тактовых импульсов, а выходы разрядов распределителя импульсов соединены с первыми входами элементов И первой и второй групп, 907794выходы элементов И первой группы соединены со счетными входами триггеровсоответствующих разрядов первого реверсивного счетчика, выходы элементовИ второй группы соединены со счетны"ми входами триггеров соответствующихразрядов второго реверсивного счетчика, выходы разрядных триггеров второго реверсивного счетчика соединеныспервой группой входов четвертогологического блока и с цифровыми входами второго цифроаналогового преобразователя, вторая группа входовчетвертого логического блока соединена с выходами разрядных триггеровпервого реверсивного счетчика н сцифровыми входами первого цифроаналогового преобразователя, а третийвход соединен с выходом генераторатактовых импульсов, единичный выходтриггера переПолнения первого ревер"сивного счетчика соединен с управляющим входом ключа, первый и второйвыходы четвертого логического блокасоединены соответственно с единичными нулевым входами первого триггера,первый выход второго логического блока соединен с входом сдвига вправона один разряд распределителя импульсов, о т л и ч а ю щ и й с ятем, что, с целью уменьшения погрешности преобразования, введены дваэлемента ИЛИ, второй триггер, причем третий и четвертый выходы четвертого логического элемента соединены соответственно с нулевым иединичным входами второго триггера,единичный выход первого триггера со единен с седьмым входом третьего логического элемента, единичный выходвторого триггера соединен с седьмымвходом второго н с восьмым входомтретьего логических блоков, прн этом 10 пятый и вестой выходы первого логического блока соединены соответственно с входами установки режима сложения и вычитания первого и второгореверсивных счетчиков, второй и тре тий выходы второго логического блокасоединены соответственно с первымивходами первого и второго элементовИЛИ, вторые входы которых соединенысоответственно с вторым и третьим 20 выходами третьего логического блока,первый выход которого соединен с входом сдвига влевона один разряд распределителя импульсов, а выход первого элемента ИЛИ Соединен с вторники 25 входами элементов И второй группы,выход второго элемента ИЛИ соедине.вторыми входами элементов И первойгруппы. 30 Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРпо заявке В 2725739(2 1,кл. Н 03 К 33/02, Ю.02.79.Редакт Заказ 61 б/70ВНИИПИ 954 Подписное го комитета СССР тений и открытий Раушская иаб., д. 4/ Тираж Государственн по делам изобр , Москва, Ж30 илиал ППП "Патент", г. Ужгород, ул. Проектная, 4