Цифровой фильтр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ПИСАНИЕ ИЗОБРЕТ госудАРстВе юе пАтентнОеВЕДОМСТВО СССР(56) Авторское свидетельство СССР Ь 1568213, кл. Н 03 Н 17/06, 1988.Авторское свидетельство СССР М 1695493, кл. Н 03 Н 17/06, 1989.(57) Изобретение относится к автоматике, вычислительной и измерительной технике. Его использование в системах сжатия данных и обработки иэображений, корреляцие Жао 1815797 А 1(Я)5 Н 03 Н 17/06, Н 03 М 3/04 онного и спектрального анализа позволяет расширить функциональные возможности фильтра за счет определения числа нулей высоких порядков повторно-суммарных и повторно-разностно-суммарных входных сигналов на интервале реализации. Цифровой фильтр содержит блок 1 центрирования, счетчик 2 интервала реализации, вычислительные блоки 3, блок 5.1 сравнения и блоки 6, 7 мультиплексирования. Поставленная цель достигается благодаря введению вычислительных блоков 4, блоков 5 сравнения и источника 8 логической единицы, а также специфического выполнения вычислительных блоков и блоков сравнения, 3 з.п,ф-лы, 6 ил,Изобретение относится к автоматике, вычислительной и измерительной технике и может быть использовано, например, в системах сжатия данных и обработки изображений, корреляционного и спектрального анализа и т,п.Цель изобретечия - расширение функциональных возможностей цифрового фильтра за счет определения числа нулей высоких порядков повторно-суммарных и повторно-разностно-суммарных входных сигналов на интервале реализации.На фиг,1 приведена структурная схема цифрового фильтра, на фиг.2 - выполнение вычислительного блока 3.1, на фиг,З - выполнение вычислительного блока 3.2, на фиг.4 и 5- выполнение вычислительных блоков 3.3З.М и 4,14.К соответственно, на фиг.6 - выполнение блоков 5 сравнения.Цифровой. фильтр содержит (фиг.1): блок 1 центрирования, счетчик 2 интервала реализации, вычислительные блоки 3,1 , З,М, вычислительные блоки 4.14.К (на фиг.1 М=4, К=З), блоки 5.1 , 5,(М+К) сравнения, первый 6 и второй 7 блоки мультиплексирования, источник 8 логической единицы. . На фиг.1 обозначены: информационный вход 9 фильтратактовый вход О, управляющий вход 11, первая и вторая группа информационных выходов 12.112.М и 12.(М+1)12.(М+К) фильтра, (М+К+1)-ые информавционные выходы 13 фильтра, входы 14.1 114.(М+К),1 и 14,1.214.(М+К).2 сравнения, первая группа контрольных выходов 15.115.М фильтра, вторая группа контрольных выходов 15.(М+1) 15.(М+К) фильтра,Вычислительный блок 3.1 .содержит (фиг.2); компаратор 16 нуля, первый 17 и второй 18 выделители переднего фронта, выделитель 19 заднего фронта, элемент 20 ИЛИ, счетчик импульсов 21, выходной буферный регистр 22, информационный вход 23, тактовый вход 24, первый и вторые информационные выходы 25 и 26 блока.Вычислительный блок 3,2 содержит (фиг. 3): многоуровневый дельта-модулятор 27, первый 17 и второй 18 выделители переднего фронта, выделитель 19 заднего фронта, элемент 20 ИЛИ, счетчик 21 импульсов, выходной буферный регистр 22, информационные входы 28, первый 29 и второй 30 тактовые входы, первые выходы 31 (дельта- модулированного сигнала), вторые выходы 32 (импульсно-кодово-модулированого сигнала), информационные выходы 33.Вычислительный блок 3,1, 1=З.М, содержит (фиг.4); входной буферный регистр 34, вычитатель 35, первый 17 и второй 18 выделители переднего фронта, выделитель 19 заднего фронта, элемент 20 ИЛИ, счетчик 21 импульсов, выходной буферный регистр 22, информационные входы 36, первый 37 и второй 38 тактовые входы, первые и вторые информационные выходы 39 и 40.5 Вычислительный блок 4.), )=1,К, содержит (фиг.5): входной буферный регистр 34, сумматор 41, первый 17 и второй 18 выдели- тели переднего фронта, выделитель 19 заднего фронта, элемент 20 ИЛИ, счетчик 10 импульсов 21, выходной буферный регистр22, информационные входы 42, первый 43 и второй 44 тактовые входы, первые и вторые информационные выходы 45 и 46.Блок 5 сравнения (фиг,6) содержит: пер вый 47 и второй 48 элементы сравнения,элемент 49 И, первые 50, вторые 51.1 и третьи 51.2 информационные входы, управляющий вход 52, выход 53.Многоуровневый дельта-модулятор 27 в 20 блоке 3,2 имеет нечетное число уровнейквантования.Вход блока 1 центрирования являетсяинформационным входом 19 фильтра, выход блока 1 соединен с входом 23 компара тора 16 нуля вычислительного блока 3.1,выход 25 которого, подключенный ко входу 23, соединен с.информационным входом 28 многоуровневого дельта-модулятора 27 вычислительного блока 3.2. В каждом вычисли- ЗО тельном блоке 3 и 4 входы первоговыделителя 17 переднего фронта и выделйтеля 19 заднего фронта обьединены, а выходы соединены с входами элемента 20 ИЛИ, выход которого соединен со счетным вхо дом счетчика 21 импульсов, выходы которого соединены с информационными входами выходного буферного регистра 22. Вход обнуления счетчика 21 импульсов подключен к выходу второго выделителя 18 переднего 40 фронта, вход 24 в блоке 3.1. 30 в блоке 3.2,38 в блоке 3.3 и 44 в блоке 4 которого объединен с тактовым входом выходного буферного регистра 22 и подключен к выходу счетчика 2 интервала реализации, тактовый 45 вход которого объединен с одноименнымвходом 29 многоуровневого дельта-модулятора 27 вычислительного блока 3.2, тактовыми входами 37 и 43 входных буферных регистров 34 вычислительных блоков 3,3- 50 З.М и 4.1-4,К соответственно и является тактовым входом 10 фильтра, Выход компаратора 16 нуля соединен с входами выделителей 17 и 19 фронта вычислительного блока 3,1. В третьем - М-ом вычислитель ных блоках 3 первые входы вычитателя 35соединены с выходами входного буферного регистра 34, в первом - К-ом вычислительных блоках 4 первые входы сумматора 41 соединены с выходами входного буферного регистра 34. Выходы всех разрядов дельта 1815797кодового выхода 31 многоуровневого дельта-модулятора 27 и выходы 39 всех разрядов вычитателей 36 третьего - (М)-го вычислительных блоков 3 подключены к информационным входам 36 входных буферных регистров 34 и вторым входам вычитателей 35 соответственно третьего - М-го вычислительных блоков 3, выходы 45 всех разрядов сумматоров 41 первого - (К)-го вычислительных блоков 4 подключены к информационным входам 42 входных буферных регистров 34 и вторым входам сумматоров 41 соответственно второго - К-го вычислительных блоков 4, выходы 45 всех разрядов сумматора 41 вычислительного блока 4. К являются информационными выходами 13 цифрового фильтра, Выходы знаковых разрядов дельта-кодового выхода 31 многоуровневого дельта-модулятора 27 вычислительного блока 3.,2, вычитателей 35 вычислительных блоков 3.3 - З.М, сумматоров 41 вычислительных блоков 4,1 - 4.К соединены с входами первых выделителей переднего фронта 17 и выделителей 19 заднего фронта одноименных вычислительных блоков 3 и 4,Выходы 26 в блоке 3.1, ЗЗ в блоке 3.2, 40 в блоках 3.3 - З.М выходного буферного регистра 22 вычислительных блоков 3.1 - З.М являются первой группой информационных выходов 12,1-12.М цифрового фильтра, выходы 46 выходного буферного регистра 22 вычислительных блоков 4.1 - 4.К являются Второй группой информационных выходов 12.(М+1) - 12.(М+К) цифрового фильтра. Первые информационные входы элементов 47 и 48 сравнения соответственно объединены и являются первыми информационными входами 50 блока 5 сравнения, вторые информационные входы первого 47 и второго 48 элементов сравнения являются соответственно вторыми 51,1 и третьими 51.2 информационными . входами блока 5, разрешающие входы элементов 47 и 48 сравнения объединены и являются разрешающим входом 52 блока, выход "не больше" первого 47 и выход "неменьше" второго 48 элементов сравнения соединены с первым и вторым входами элемента 49 И, выход которого является выходом 53 блока,Вторые (импульсно-коловомодулирование) выходы 32 дельтамодулятора 27 вычислительного блока 3,2 соединены с первыми информационными входами перого 6 блока мультиплексирования, вторые - М-е информационные входы которого подключены соответственно к первым (дельта-кодовым) выходам 31 дельта-модулятора 27 вычислительного блока 3,2 и выходам 39 вычитателей 35 вычислительных блоков 3.3 - З.М,5 10 15 20 25 30 35 40 45 50 выходы первого блока 6 мультиплексирования соединены с информационными входами 42 входного буферного регистра 34 вычислительного блока 4,1, адресные входы блоков 6 и 7 мультиплексирования соответственно обьединены и являются управляющими входами 11 фильтра, Выход источника 8 логической единицы подключен к разрешающему входу 52 первого блока сравнения 5,1, выход блока 5, сравнения, =,Мподключен к разрешающему входу 52 блока 5,(+1) сравнения, выход блока 5. сравнения, =,М, подключен к -му информационному входу второго блока 7 мультиплексирования и является контрольным выходом 15, фильтра, выход второго блока 7 мультиплексирования, подключен к разрешающему входу 52 блока сравнения 5,У+1), выход 53 блока сравнения 5 л, в=М+1, М+К, соединен с разрешающим входом блока сравнения 5.(а+1) и является контрольным выходом 15.в фильтра, выход блока 5.(М+К) является контрольным выходом 15,(М+К) фильтра. Первые информационные входы 50 блоков Бсравнения подключены к соответствующим группам информационных выходов 12 фильтра, вторые 51.1 и третьи 51.2 информационные входы блоков 5.1 - 5,(М+К) сравнения являются входами 14.1,1 - 14.М+К),1 и 14.1.2 - 14,(М+К).2 задания верхних и нижних пределов числа нулей соответствующих порядков фильтра.Цифровой фильтр работает следующим образом,В устройстве производится следующая обработка входного аналогового сигнала, При помощи блока 1 центрирования из входного сигнала, поступающего на информационный вход 9. удаляется постоянная составляющая и одновременно производится коррекция спектра сигнала с подчеркиванием и подавлением отдельных полос частот, В каждом блоке 3М, за время, равное интервалу реализации О , определяемомучастотой Т дискретизации и коэффициентом И деления счетчика 2, О =йТ, производится определение числа нулей -го порядка О входного центрированного повторно-разностного сигнала: в первом блоке 3.1 - число пересечений входным сигналом нулевого уровня, во втором блоке - 3.2 - число пересечений производной входного сигнала нулевого уровня, в третьем блоке 3,3 - число пересечений второй производной входного сигнала нулевого уровня и т.д. На выходах вычитателя 35 соответствующего вычислительного блока 3.,3 формируется последовательность значений повторно-разностного сигнала -го40 45 50 55 погс .ка, .":ричем нормированное значение числа нулей этого сигнала позволяет определить доминирующую частоту спектра дО/(й)= сй, Увеличение порядка повторно-разностного сигнала приводит к сдвигу мощности сигнала и нормированного значения числа нулей в сторону частоты дискретизации М -й Л а при этом нормированные значения числа нулей стремятся посетить все частоты спектра от частоты в 1(1=1) дол (частоты дискретизации). На входы вычислительного блока 4.1 поступает последовательность значений повторно-разностного сигнала о-го порядка, 0 Я (д, б=1,М) - значение управляющего сигнала на входах 11, которые подвергаются в блоках 4.), )К операции повторного суммирования. Поэтому в каждом вычислительном блоке 4,),К за время, равное интервалу реализации, производится определение числа нулей О+1)-го порядка )+10 ц входного центрированного повторно-разностно-суммарного сигнала: в первом блоке 4.1 - число пересечений первой суммой повторно-раэностного входного сигнала о-го порядка нулевого, во втором блоке 4,2 - число пересечений второй суммой входного повторно-разностного сигнала о-го порядка нулевого уровня и т,д. Увеличение порядка повторно-разностносуммарного сигнала приводит к сдвигу мощности сигнала и нормированного значения числа нулей л+10 о /(Й)лл ам+1-у 0 в сторону нулевой частоты, причем, нормированные значения числа нулей стремятся посетить все частоты спектра сигнала от частоты дискретизации (л) до нулевой частоты. В конце интервала реализации Э числа нулей (О) и 9+104) записываются в выходные буферные регистры 22 блоков 3 и 4 и поступают на их выходы 26, 33,40 и 46 - выходы 12.1-12,(М+К) фильтра.Поскольку при о=1 входной сигнал не подвергается операции повторного вычитания, число нулей 0+1)-го порядка)+101 является числом нулей О)-го порядка повторно-суммарного входного сигнала, причем значение 0 1=10=101.Указанные числа нулей (Оф и Я+10 ц) в блоках 5.1-5.(М+К) сравниваются с нижней и верхней границей числа нулей соответствующего порядка эталонного сигнала. В случае, если число нулей входного сигнала находится в указанных пределах, на выходе всех блоков 5 сравнения формируется единичное значение сигнала, Число нулей является монотонной функцией от их порядка, как для повторно-разностных сигналов: 0 5 10 15 20 25 30 35 01, так и для повторно-разностно-суммарных сигналов 1+10 о) Оц, поэтому сравнение числа нулей входного сигнала и заданного прекращается после первого же несовпадения, а число последовательных единичных значений на выходах 15.1 - 15.(М+К) сравнения показывает степень совпадения этих сигналов,Это осуществляется следующим образом.Рассмотрим сначала определение числа нулей 1-го порядка,1 повторно-разностного центрированного входного сигнала.С входа 10 на тактовый вход счетчика 2 поступает непрерывная последовательность импульсов, частота Т которых опре 1деляется частотной дискретизацией входного сигнала при дельта-модуляции и соответствует отсутствию перегрузки по . крутизне центрированного входного сигнала с блока 1. За время интервала реализации О =ТМ в первом блоке 3.1 при помощи компаратора 16 и счетчика 21 производится подсчет пересечения входным центрированным сигналом нулевого уровня (из плюса в минус и из минуса в плюс), В конце интервала реализации 9 по переднему фронту импульса с выхода счетчика 2 содержимое счетчика 21 записывается в регистр 22, а счетчик 21 обнуляется, т,е. подготавливается к следующему циклу накопления. Таким образом, на выходах 26 регистра 22 блока 3,1 формируется число нулей первого порядка 01 центрированного входного сигнала, которое сохраняется на этих выходах в течение следующего интервала реализации. Во втором блоке 3,2 центрированный входной сигнал подвергается д 1 искретизации и квантованию с частотой Т при помощи дельта-модулятора 27, на дельта-кодовых выходах 31 которого формируется знак и абсолютное значение приращения входного сигнала по правилугде ба(") - численное значение шага квантования;Ее - его знак;хпу, хв - отсчет входного сигнала и его оценка в моменты дискретизации;ЕЙТ. - ивлев часть величины (.);ДЮл" - минимальный ненулевой швг квантования.Использование дельта-модулятора 27 с нечетным числом уровней квантования приводит при постоянном значении входного центрированного сигнала к формрованию последовательности значений (О" ) = (О) ине приводит к изменению знака шпага квантования. Последовательность (О " является последовательностью. соответствующей первой разности дискретизированного и квантованного центрированного входного сигнала, т.е. аппроксимирует первую производную указанного сигнала. Поэтому изм(енение знака в последовательности (б " соответствует иэмению знака производной и подсчитывается за интервал реализации счетчиком 21. В конце интервала реализации по импульсу с выхода переполнения счетчика 2 накопленное в счетчике 21 значения записывается в регистр 22, а счетчик 21 обнуляется, чем подготавливается к следующему периоду накопления. Таким образом, на выходах 35 регистра 22 блока 3.1 формируется число нулей Ог второго порядка, которое сохраняется на эти выходах в течение следующего интервала реализации. Формирование числа нулей более высоких порядков рассмотрим на примере блошка 3,1 с 1=3. Последовательность значений (бЬ "), поступающая с выходов блока 3,2, стробируется в регистре 34, в результате чего за периоддискретизации Т на входах и выходах эдго регистра 34 присутствуют значения бп " и б-ф поступающие на входы вычитателя 35. Вычитатель 35 осуществляет вычитание значения бпИ из значения б( 1, т,е. формирует разностную операциюс 7 хп=б гб-которая при 1=3 соответствует формированию второй разности дискретиэированного и квантованного центрированного входного сигнала. Изменение знака сигнала ( г хп) (из минуса в плюс и из плюса в минус) подсчитывается счетчиком 21 эа интервал реализации О и записывается по сигналу с выхода переполнения счетчика 2 в конце интервала реализации в регистр 22, а счетчик 21 обнуляется, чем подготавливается к новому циклу накопления. Блоки 3,1, 13 работают аналогично, формируя разностную операцию7 хщ Бф 1 хп): хп- Д хы и подсчитывая изменение знака сигнала (7 хп 4 за интервал реализации О Поэтому на выходах 40 регистра 22 блока 3,1 (информационных выходах 12.1- 12,М) фильтра формируется число нулей повторно-разностного сигнала 1-го порядка, которое сохраняется на этих выходах в течение следующего интервала реализации.Во втором блоке 3,2 на вторых импульсно-кодовомодулированных выходах 32 дельта-модулятора 27 формируется знак и абсолютное значение входного сигнала по правилу Р 1 х) Е (и)ЕДТ(+0,5),где Р(") - численное значение отсчетавходного сигнала,Еа(") - его знак,Последовательность значений (РР)поступает на первые информационные входы первого блока 6 мультиплексирования,на вторые информационные входы которогопоступает последовательность шагов (бР)с дельта-кодового выхода 31 дельта-модулятора 27,На выходах 39 вычитателя 35 блоков 3.1,31М формируется последовательность значений повторно-разностного входного центрированного сигнала 1-го порядка(Д х), который поступает на соответству 3-1ющие информационные входы первого блока 6 мультиплексирования.Таким образом, при значении на управляющих входах 11, равном ц, на выходахпервого блока 6 мультиплексирования, формируется последовательность значений повторно-раэностного сигнала ц-го порядка,который обозначим через 7 хп),В блоках 4 )=1,К производится определение числа нулей Д+1)-го порядка 1+10 ц,) 1 повторно-разностно-суммарного центрированного входного сигнала следующим образом.Формирование числя нулей повторноразностно-суммарного сигнала О+1)-го порядка)+10 ц, рассмотрим на примере блока4.1,Последовательнсть значений (17 Я хп),поступающая с выходов блока 6 мультиплексирования, стробируется в регистре 34блока 4.1, в результате чего за период дискретизации Т на входах и выходах этого регистра 34 присутствуют значенияч х и7 хп, поступающие на входы сумматора41, Блок 41 осуществляет суммированиеэтих значений, т,е, формирует операцию повторного суммирования Ь (7 хп)=х+ х-, которая при)=1 соответствуетц-формированию первой суммы дискретизированной и квантованной ц-ой разностицентрированного входного сигнала. Изменение знака сигнала ( Ь (7 хп (иэ минуса в плюс и иэ плюса в минус)подсчитывается счетчиком 21 эа интервалреализации и записывается по сигналу свыхода переполнения счетчика 2 в концеинтервала реализации в регистр 22, а счетчик 21 обнуляется, чем подготавливается кновому циклу накопления.Блоки 4) с )1 работают аналогично,Таким образом. на выходах 46 выходногобуферного регистра 22 (выходах 12.(М+1) 18157975 10 15 20 40 45 12,М+К) фильтра) блока 4.) формируется число нулей повторно-разностно-суммарного входного сигнала Ц+1)-го порядка )+10 ц, которое сохраняется на этих выходах в течение следующего интервала реализации.На этом интервале реализации производится сравнение числа нулей высоких порядков (О 1) и ф+10 ц) входного сигнала с заданными следующим образом.Указанные числа нулей поступают на первые информационные входы 50 блоков 5, на вторые информационные входы 51.1 подано значение верхней границы числа нулей, а на третьи информационные входы 51.2 подано значение нижней границы числа нулей соответствующего порядка эталонного сигнала. При наличи на разрешающем входе 52 блока 5 единичного значения сигнала и значения нулей входного сигнала соответствующего порядка, находящегося в указанных пределах, на выходах элементов 47 и 48 сравнения формируется единичное значение сигнала, из которого на выходе 53 элементом 49 И также формируется единичное значение, показывающее совпадение входного и эталонного сигналов для заданного порядка числа нулей.Выходные сигналы блоков 5 сравнения поступают на информационные входы второго блока 7 мультиплексирования, адресные входы которого объединены с адресными входами первого блока 6 мультиплексирования, благодаря чему сравнение числа нулей производится для тех же порядков; для которых вычисляются повторно-раэностно-суммарные сигналы. Кроме того, поскольку числу нулей является монотонной функцией от их порядка, причем для повторно-разностных сигналов ОоОч, о=2,М, а для повторно-разностно-суммарных сигналов 1+10 ц)Оч, )=1,К, сравнение числа нулей входного и эталонного сигналов прекращается после первого же несовпадения.Число последовательных единичных значений на выходах 15 фильтра (с учетом значения сигнала на управляющих входах 11 Фильтра) показывает степень совпадения входного и эталонного сигналов.Таким образом, за счет введения в известное устройство соответствующих блоков и связей в цифровом фильтре опредЕляется число нулей первого и более высоких корядков повторно-разностного, повторно-сумма- торного и повторно-разностно-суммарного входного сигнала, соответствующих заданному интервалу реализации. Для получения достоверных значений числа нулей значения М и К ограничены М,КИ, а КМ, Это позволяет определить соотношения между числом нулей соответствующих порядков, которые используются для получения корреляционных и спектральных характеристик исследуемого случайного сигала по указанным соотношениям, используя принцип доминирующей частоты. Число одновременно включенных вычислительных блоков 3 и 4 позволяет проводить параллельный анализ числа нулей входного сигнала и соответствует порядку анализируемых нулей. Укаэанные соотношения могут также использоваться для идентификации сигналов по их корреляционным и спектральным характеристикам, например, в устройствах сжатия данных и обработки изображений,причем, такой анализ и идентификация являются значительно более точными, чем при использовании для анализа спектра только числа нулей повторно-разностного сигнала, так как в этом случае не имеется пропусковотдельных низкочастотных гармоник, обладающих малой мощностью по сравнению с другими. Дополнительно отметим, что совместный анализ числа нулей высоких порядков повторно-разностного, повторно-суммарного и повторно-разностно-суммарного сигналов позволяет точнее определить все гармоники в спектре входного сигнала, чем при отдельном использовании повторно-разностных сигналов, так как повторно-разностно-суммарный сигнал соответствующего порядка обладает значительно большей информативностью повторно суммарного и повторно-разностно-суммарного сигналов благодаря возможности более тонкого (например, в заданной частотной полосе) спектрального анализа входного сигнала.Сравнение числа нулей входного аналогового сигнала с соответствующими числами нулей эталонного сигнала позволяет определить с заданным допуском соответствие входного сигнала заданному.Таким образом, за счет введения в известное устройство указанных узлов с соответствующими связями полностью достигается поставленная цель - расширяются функциональные возможности устройства за счет определения числа нулей высоких порядков на интервале реализацииповторно-суммарных и повторно-разностно-суммарных входных сигналов.Формула изобретения 1. Цифровой фильтр, содержащий блок центрирования, вход которого является информационным входом фильтра, выход блока центрирования соединен с информационным входом первого вычислительного блока, первый выход которого подключен к информационному входу второго вычислительного блока, тактовый вход кото 1815797 145 10 20 25 30 35 40 50 55 рого объединен с тактовыми входами третьего - М-го вычислительных блоков (М3) и входом счетчика интервала реализации и является тактовым входом фильтра, первый блок сравнения, первый и второй блоки мультиплексирования, адресные входы которых соответственно объединены, выход счетчика интервала реализации подключен к входам синхронизации первого - М-го вычислительных блоков, первые выходы каждого из второго - (М)-го вычислительных блоков соединены с информационными входами последующего вычислительного блока, вторые выходы первого - М-го вычислительных блоков являются соответствующими выходами первой группы информационных выходовфильтра, отл ича ющий.с я тем, что, с целью расширения функциональных возможностей за счет определения числа нулей высоких порядков повторно суммарных и повторно-разностно-суммарных входных сигналов на интервале реализации, в фильтр введены (М+1)-й-(М+К)й вычислительные блоки (К2), второй - (М+К)-й блоки сравнения и источник логической единицы, выход которого соединен с разрешающим входом первого блока сравнения, первые информационные входы первого - М-го блоков сравнения подключены к вторым выходам одноименных вычислительных блоков, третьи выходы второго вычислительного блока соединены с первыми информационными входами первого блока мультиплексирования, вторые - М-е информационные входы которого подключены к первым выходам соответственно второго - М-га вычислительных блоков, выходы первого блока мультиплексирования соединены с информационными входами (М+1)-го вычислительного блока, первые выходы каждого из (М+1)-го - (М+К)-го вычислительных блоков подключены к информационным входам последующего вычислительного блока, первые выходы (М+К)-го вычислительного блока являются информационными выходами фильтра, вторые выходы (М+1)-го-(М+К)-го вычислительных блоков соединены с первыми информационными входами одноименных блоков сравнения и являются соответСтвующими выходами второй группы информационных выходов фильтра, тактовые входы синхронизации (М+1)-го-(М+К)-го вычислительных блоков подключены соответственно к тактовому входу фильтра и выходу счетчика интервала реализации, выход каждого из первого - (М)-го блоков сравнения соединен с соответствующим информационным входом второго блока мультиплексирования, входом разрешения последующего блока сравнения и является соответствующим выходом первой группы контрольных выходов фильтра, выход М-го блока сравнения подключен к соответствующему информационному входу второго блока мультиплексирования и является соответствующим выходом первой группы контрольных выходов фильтра, адресные входы блоков мультиплексирования соответственно объединены и являются управляющими входами фильтра, выход второго блока мультиплексирования подключен к входу разрешения (М+1)-го блока сравнения, выход каждого из (М+1)-го-(М+К)-го блоков сравнения соединен с входом разрешения последующего блока сравнения и является соответствующим выходом второй группы контрольных выходов фильтра выход (М+К)- го блока сравнения является соответствующим выходом второй группы контрольных выходов фильтра, вторые и третьи информационные входы всех блоков сравнения являются входами задания соответственно верхних и нижних пределов числа нулей соответствующих порядков фильтра,2. Фильтр поп.1, отл ича ющийся тем, что второй вычислительный блок содержит выделители переднего фронта, выдели- тель заднего фронта, элемент ИЛИ, счетчик импульсов, буферный регистр и многоуровневый дельта-модулятор, информационный вход которого является информационным входом блока, первые и вторые выходы многоуровневого дельта-модулятора являются соответственно первыми и третьими выходами блока,.входы первого выделителя переднего фронта и выделителя заднего фронта подключены к знаковому разряду первых выходов многоуровневого дельта- модулятора, тактовый вход которого является тактовым водом блока, выход первого выделителя переднего фронта и выделителя заднего фронта соединены с входами элемента ИЛИ, выход которого подключен к съемному входу счетчика импульсов, выходы которого соединены с информационными входами буферного регистра, управляющий вход котороо и вход второго выделителя переднего фронта объединены и являются входом синхронизации блока, выход второго выделителя переднего фронта подключен к входу обнуления счетчика импульсов, выходы буферного регистра являются вторыми выходами блока.3. Фильтр по п 1, отл ича ю щи йс я тем, что каждый из (М+1)го-(М+К)-го вычислительных блоков содержит выделители переднего фронта, выделитель заднего фронта, элемент ИЛИ, счетчик импульсов, входной и выходной буферные регистры исумматор, первые входы которого соответственно объединены с информационными входами входного буферного регистра и являются информационными входами блока, выходы входного буферного регистра соединены с вторыми входами сумматора, выходы которого являются первыми выходами блока, управляющий вход входного буферного регистра является тактовым входом блока, входы первого выделителя переднего фронта и выделителя заднего фронта подключены к знаковому разряду выходов сумматора, выходы первого выделителя переднего фронта и выделителя заднего фронта соединены с входами элемента ИЛИ, выход которого подключен к счетному входу счетчика импульсов, выходы которого соединены с информационными входами выходного буферного регистра, управляющий вход которого обьединен с входом второго выделителя переднего фронта и является входом синхронизации блока, выход второго выделителя переднего фронта подключен к входу обнуления счетчика импульсов, выходы выходного буферного регистра являются вторыми выходами блока.5 4. Фильтр по п.1, о т л и ч а ю щ и й с ятем, что блок сравнения содержит элемент И и первый и второй элементы сравнения, входы разрешения которых объединены и являются входом разрешения блока, пер вые информационные входы первого элемента сравнения являются вторыми информационными входами блока; вторые информационные входы первого и первые информационные входы второго элемеитов 15 сравнения соответственно обьединены иявляются первыми информационными входами блока, вторые информационные входы второго элемента сравнения являются третьими информационными входами бло ка, выход "Меньше" первого и выход "Больше" второго элементов сравнения соединены с входами элемента И, выход которого является выходом блока.1815797 Составитель А,Тимченкоехред М,Моргентал Корре Т. Вашкови едакт акаэ 164 ород ул Гагарина 1 водственно-издательский комбинат "Патен Тираж ПодписноеИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушскэя наб., 4%