Номер патента: 1120311

Автор: Судариков

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУВЛИН зВ) С Об Й КОМИТЕТ СССР РЕТЕНИЙ И ОТНРЫТИГОСУДАРСТВЕНН ПО ДЕЛАМ ИЗО ОПИС ИЗОБР ини-ЭВИ.,вои инка с ка Вопросыер. "ЯдерК АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) 1, Куценко А.Б, и др.в экспериментальной физикеАтомиздат, 1975, с.95-101.2. Титов Л.Г, и др. Типотерфейс функционального блоналом передачи данных.-Сб,атомной науки и техники", сное приборостроение", вып.Атомиздат, 1974, с, 95-98.(54)(57) ИНТЕРФЕЙСНЫЙ БЛОК, содержащий дешифратор, первую группу выходных элементов ИЛИ и коммутатор, причем входы стробирования, адреса и информации блока соединены с входами дешифратора, вход синхронизации блока соединен с управляющим входом коммутатора, выходы которого являются информационной группой выходов интерфейсного блока, выходы выходных элементов ИЛИ группы образуют выход подтверждения блока, о т л и - ч а ю щ и й с я тем, что, с целью повышения достоверности, в него введены группа передающих каналов, входной элемент ИЛИ и вторая группа выходных элементов ИЛИ, а каждый передающий канал содержит триггер, элементы И, ИЛИ, ИЛИ-НЕ, коммутирующий элемент, формирователь импульсов и элемент задержки, причем в каждом передающем канале выход тригЯО 1120311 А гера соединен с первым управляющим входом триггера и входами элементазадержки и управления коммутирующего элемента, выход которого соединен с входом формирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, второй и третий входы которого соединены соответственно с выходом элемента задержки и с выходом элемента И, выход элемента ИЛИ соединен с вторым управляющим входом триггера, выход элемента ИЛИ-НЕ - с первым входом элемента И, при этом первая группавыходов дешифратора соединена с информационными входами триггеровпередающих каналов группы, втораягруппа выходов - с входами коммутирующих элементов и с первыми входами элементов ИЗ%-НЕ соответствующихпередающих каналов группы, входсинхронизации блока соединен с входом стробирования триггера и вторым входом элемента И каждого передающего канала группы, входы адреса и информации блока соединены с соответствующими входами входного элемента ИЛИ, выход которого соединен с третьим входом элемента И каждого передающего канала группы, выход коммутирующего элемента каждого передающего канала соединен с соответствующим информационным входом коммутатора и с входами выходныхэлементов ИЛИ второй группы, выходы которых соединены с выходом подтверждения блока.Изобретение относится к технической физике и может быть использовано в составе многоканальных управляющих систем для управления различными устройствами, например электронными управляющими модулями исследовательских критических сборок.В этом случае управляющая система находится под воздействием помех,создаваемых силовым оборудованием,вследствие чего в ней происходятразличного рода программные и аппа-.ратные сбои. В то же время при управлении интерфейсными блоками, обслуживающими органы регулирования критсборки, особое значение приобретаетнадежность управления.Известно устройство, содержащеедешифратор, один иэ выходов которогосоединен с исполнительной шиной, адругой - через ключ, управляемыйвнешним исполнительным устройством,с шиной состояния интерфейсногоблока.Устройство получает сигналы управления по шинам адреса и синхронизации, которые дешифруются дешифрато-ром и с соответствуницих выходов последнего поступают на исполнительнуюшину и шину состояния, Сигнал сЗОвины состояния поступает во внешнееустройство для подтверждения получения сигнала управления 13,Наиболее близким к предлагаемомупо технической сущности являетсяустройство, содержащее дешифратор, З 5выходы которого соединены с входамиэлемента ИЛИ, выход которого соединен с шиной состояния интерфейсногоблока, а каждая из и исполнительныхшин интерфейсного блока соединена свыходом блока ключей, вход управления которого соединен с шиной синхронизации интерфейсного блока, шины управления и функции соединеныс входами дешифратора, а каждый из 45входов блока ключей - с одним извходов элементов ИЛИ. Устройство,являющееся выводным интерфейснымблоком, предназначено для эксплуатации в нормализованном каркасе. Оно 5 Ополучает сигналы управления по шинам субадреса Р, функции ФЕ и управления Б, которые дешифрируются дешифратором и с соответствующих выходов последнего поступают на входы 55блока ключей, а также через элементы ИЛИ на шину состояния. Сигнал сшины состояния поступает во внешнее устройство для подтверждения получения сигнала управления данным интерфейсным блоком и анализируется им в момент прихода импульса синхронизации23Недостатком известных устройств является низкая достоверность информации,. так как онн одинаково воспринимают как действительные, так и ошибочные сигналы управления.Цель изобретения - повьпцение достоверности принимаемой информации,Ноставленная цель достигается тем, что в интерфейсный блок, содержащий дешифратор, первую группу выходных элементов ИЛИ н коммутатор, причем входы стробирования, адреса и информации блока соединены с входами дешифратора, вход синхронизации блока соединен с управляющим входом коммутатора, выходы которого являются информационной группой выходов интерфейсного блока, выходы выходных элементов ИЛИ группы образуют выход подтверждения блока, введены группа передающих каналов, входной элемент ИЛИ и вторая группа выходных элементов ИЛИ, а каждый передающий какал содержит триггер, элементы И, ИЛИ, ИЛИ-НЕ коммутирую. щий элемент, Формирователь импульсов и элемент задержки, причем в каждом передающем канале выход триггера соединен с первым управляющим входом триггера и входами элемента задержки н управления коммутирующего элемента, выход которого соединен с входом формирователя импульсов, вь- ход которого соединен с первым входом элемента ИЛИ, второй и третий входы которого соединены соответственно с выходом элемента задержки н с выходом элемента К, выход элемента ИЛИ соединен со вторым управляющим входом триггера, выход элемента ИЛИ-НЕ. - с первым входом эле - мента И, при этом первая группа выходов цешифратора соединена с информационными входами триггеров передающих каналов группы вторая группа выходов с входами коммутирующих элементов и с первымн входами злеен ров ИЛИ-НР, (чоответствующиуередазц ух каналов группы, вход синхронизации блока соединен с входом стробирования тзиггера и втор(м входом алев мента И каждого передающего канала группы, входы адреса и информации блока соединены с соответствующими3 11203 входами входного элемента ИЛИ, выход которого соединен с третьим входом элемента И каждого передающего канала группы, выход коммутирующего элемента каждого передающего канала соединен с соответствующим информационным входом коммутатора и с входами выходных элементов ИЛИ второй группы, выходы которых соединены с выходом подтверждения блока. ОНа чертеже приведена функциональная схема предлагаемого устройства.Интерфейсный блок содержит дешифратор 1, коммутатор 2, входной элемент ИЛИ 3 и первую 4-1 и вторую 4-2 группы выходных элементов ИЛИ, группу из о передаюших каналов 5, каждый иэ которых содержит триггер 6, элемент И 7, коммутирующий элемент 8, элемент 9 задержки, имеющий выдержку времени , элемент ИЛИ 10, элемент ИЛИ-НЕ 11, формирователь 12 импульсов. При этом интерфейсный блок имеет входы 13-16 стробирования, адреса, информации и синхронизации соответственно и выходы 1 и 18 соответственно информации и подтверждения. Дешифратор 1 имеет первую группу выходов 9 и вторую группу выходов 20.. Устройство работает следующим образом.Иэ всего многообразия функций выделим две, одна из которых, например Ф (25), является основной, а другая, например Ф (15), вспомога-. тельной. Отметим также значение субадреса Р ().Допустим, в некоторый момент времени на входные шины со второй по четвертую подается вспомогательный сигнал управления Б.Р(1), Ф(151. При этом на выходе 19 дешифратора появляется сигнал "1", а на выходах элементов ИЛИ-НЕ 11 и ИЛИ 4 устанавливаются соответственно "0 и "1. 45 На остальных выходах дешифратора 1 сохраняются логические "0", поэтому на выходах элементов ИЛИ-НЕ 112 11 присутствуют единичные сигналы, поступающие на входы соответ ствующих элементов 7-7 , на других входах которых присутствуют По импульсу с входа 16 синхронизации устанавливается в единичное состояние триггер б 1, и на вход ком мутирующего элемента 8 поступает управляющий сигнал. Кроме того, импульс синхронизации проходит через 1 4элементы И 72-и ЦЛИ 10 -О иустанавливает или подтверждает нулевое состояние триггеров 6-6п 1поддерживающих коммутирующие элементы 8.-8в закрытом состоянии,В момент поступления импульса синхронизации на вход 16 внешнему устройству выдается сигнал с выхода 18подтверждения, сигнализирующий оприеме вспомогательного сигнала управления данным интерфейсным блоком.Через время, меньшее с , подается на входы 13-15 интерфейсногоблока основной сигнал управленияБ.Р(1 ), Ф(25). При этом на выходе20 дешифратора 1 появляется сигнал,вызывающий появление 0 на выходеэлемента ИЛИ-НЕ 11 и сигнала подтверждения на выходе 18, долучаемогочерез элементы 8 и 4. ИмпулЬсы свхода 16 синхронизации поступаютчерез элементы И 7 -7 на входы эле 2 оментов ИЛИ 10 -10и далее на Ввходы триггеров 62-6 , подтверждая2тем самым их нулевое состоявшие, Вмомент поступления импульса синхронизации внешнему устройству выдается сигнал подтверждения о приеме ос"новного сигнала управления интерфейсным блоком.Одновременно через управляющийвход, коммутатора 2 на выход поступает управляющий импульс. По окончании сигналов Б, Р( 11, Ф(25) запускается формирователь 12 импульсов,переводящий через элемент ИЛИ 101триггер 6 в нулевое .положение. Устройство возвращается в исходное состояние.Таким образом, при поступлениивспомогательного сигнала управления с детерминированным опережениемосновного сигнала управления, чтосоответствует отсутствию каких-либосбоев в управлении,-интерфейсныйблок вырабатывает соответствующиесигналы подтверждения и требуемыйисполнительный сигнал,Рассмотрим работу устройства приналичии программных или аппаратныхсбоев значений входных сигналов блока. К таким сбоям можно, например,отнести искажение основного сигнала Б,Р(к Ф(8) управления при еговозникьовении за время, меньшеепосле наличия вспомогательного сигнала, задержку в поступлении основного сигнала Б.Р(к)Ф(Р на время,большее ь , и искажение вспомогаЯткощ тий ч,"ая набкомитет по делам и113035, Москва илиал ППщ Патент , г. ужг:-.род,. ул, Проектная,тельного сигнала Б. Р( к ),Р (15 ) управления или его отсутствие.В этом случае интерфейсный блок остается в исходном состоянии если поступающие сигналы не относятся к номенклатуре значений данного блока, так как не сработает дешифратор 1, или при искажении сигналов, относящихся к номенклатуре значений блока, но не соответствующих выбору требуемого передающего канала 5, за время, меньшее Ф , происходит установка в исходное состояние всех триггеров 6 передающих каналов через соответствующие элементы ИЛИ 10.Таким образом, при наличии сбоев сигналы управления не принимаются и не передаются на исполнение устооиствомИспользование предлагаемого интерфейсного блока позволяет существенно повысить достоверность передачи управляющих сигналов эа счет исключения исполнения интерфейсными блоками ошибочных сигналов управления, что является важным при создании устройств повышенной надежности,

Смотреть

Заявка

3596551, 30.05.1983

ПРЕДПРИЯТИЕ ПЯ А-1758

СУДАРИКОВ ВЛАДИМИР НИКОЛАЕВИЧ

МПК / Метки

МПК: G06F 3/04

Метки: блок, интерфейсный

Опубликовано: 23.10.1984

Код ссылки

<a href="https://patents.su/4-1120311-interfejjsnyjj-blok.html" target="_blank" rel="follow" title="База патентов СССР">Интерфейсный блок</a>

Похожие патенты