Суммирующее устройство

.Ы 2 1784970 А СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) 505 0 06 Р 7/50 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР)ОПИСАНИЕ ИЗОБРЕТ ИЯ: АВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ 1 ; " :.".:.;:.- 2(21) 4907748/24 -: .:решения:систем лйнейййх уравнений, Цель (22) 31,10;90 . ,.йзобретениясостоитврасширениифункци- (46) 30.12.92, Бюл, В 48. ". .,ональных возможностей путем обеспечения (71) Дагестанский политехническйй инсти-, возможности выполнения операции алгебтут ",":., : раическогосложейия над блоками массивов (72) А.А;Зурхаев, Ш,-М.А.Йсмаилов, О;Г.Ко- . двоичных операндов; заданных в прямом каев, И,А,Магомедов и.А.С.Саидовкоде, и логических операций над ними. Ус- (56) Авторское свйдетельство СССР: тройство содержит три постоянных запо- % 1136148, кл. 6 06 Р 7/50, 1983.-:.: . минающих блока 1, 21, 27, ассоциативныйАвторское свидетельство СССР . запоминающий блок 2; три элемента И 4, 14, %1062689, кл,606 Р 7/50,1982. .15, с первой по седьмую группы 5,6;17-20элементов И, с первой йо четвертую группы (54) СУММИРУЮЩЕЕ УСТРОЙСТВО,7, 8, 23, 24 элементов задержки, элемент НЕ (57) Изобретение может быть использовано.13 и регистр-накопитель 16; Выбор режимов при построении высокопроизводительных работы устройства пройзводится путем подвычислительных систем, таких как супер-: " ачи на уйравляющий и сбросовый входы ускомпьютеры, цифровые фйльтры, процессо- тройства соответствующих логических: 3 ров быстрого преобразованйя Фурье и сигналов. 4 ил.Изобретение относится к вычислитель- ских операций над ними: (А)(В); (А) ) (В) ной технике и может быть использовано при и (А) = (В).построении высокопроизводительных вы-: Поставленная цель достигается тем, чточислительных систем, таких как суперком- в устройство, дополнительно введены элепьютерц, цифровые фильтрыпроцессоров 5 мент НЕ, второй и третий элементы И, ребыстрого преобразования Фурьеи решения . гистр-накопитель, четвертая, пятая, шестая систем линейных алгебраических уравне- и седьмая группы элементов И, третья и ний. К:,;. ":,.,".-: . четвертая группы элементов задержки;"ЬтоИзвестно суммирующее устройство, со- рой и третий постояйные запоминающие держащее постоянный запоминающий 10 блоки, причем младшийразрядный выход блок," ассоциатйвный запомийающий блок; " "второгопостоянного запоминающего блока.элемент И, первую группу элементов И, вто- соединен с первым входом второго элемен рую группу элементов И, третью группу эле-:. та И, второй вход которого подключен к пер- ментов И, первую и вторую группы вому входу синхронизации устройства, а элементовзадержки, причем первый развыход соединен с входом опроса четвертой рядныйвыход ассоциативногозапомийаю-. группы ассоцйатйвного запоминающего щего блока является выходом суммы блока, остальные разрядные выходы второ- устройства; остальные выходы ассоциатив-го постоянного запоминающего блокачерез ного блока через соответствующие элемен- соответствующие элементы задержки четты задержки первой группы соединены с 20 вертой группы соединены с первыми входа- первыми входами соответствующих эле- ми элементов И пятойгруппы, вторые входы ментов И первой группь, вторые входы ко-которых. подключены к первому входу синхгорых. подключены к первому входу ронизацииустройства, а выходысоедийены сийхронизации устройства, а вйходы - к со-с соответству 1 ощим входом опроса шестой ответствующим входам опроса"первой группы. 25 группы ассоциативного запоминающего ассоциативного блока, адресные входы по- - блока,: вторая группа выходов которого кестоянного запоминающего блока.соедине- рез соответствующие элементы задержкинц с вйходамй соответствующйх элементов третьей группы соединены с первыми вхо- И второй группй; первые входы которых со- дами элементов И четвертой группы, вторые единены с входами слагаемых устройства 30 входы которых подключены к первому входу соответственно, а вторые входы - со вторым синхронизации устройства, а выходы соедивходом синхронизации устройства, младший - иены с соответствующим входом опроса пя.- разрядный выход постоянногозапоми-, той группы ассоциативного запоминающего нающего блока соединей.с первым входом . блока, третьи входь первого и второго элемента И, второй вход которого подклю элемейтов И объединены с третьими входачен кпервому входу синхронизации уст.- ми элементов И первой, второй, третьей и ройства, а выход соединен с входомчетвертой групп и подключены к входу опроса второй труппы ассоциативного . сброса устройства, адресные входы второ- блока, остальные разрядные выходы по- го постоянного запоминающего блока соестоянного запоминающего блока через со динены с выходами элементов И шестой ответствующие элементы задержки второй . группы, вторые входы которых подключены группы соединены с первыми входами эле- к второму входу синхронизации устройства.ментов И третьей группы, вторыевходы ко- первые входы элементов И шестой группы торцх подключены к первому входу подключенц к второму информационномусинхронизации устройства, а выходы соеди входу устройства, вторые входы элементовиены с соответствующим входам третьей И седьмой группы объединены и подключе.групйы ассоциативного запоминающего ны к второму входу синхронизации устрой- блока ства, третьи входы элементов И седьмойгруппы объединены и соединень 1 с выходомНедостатком известногоустройстваяв .элемента НЕ, вход которого подключен кляются ограниченные функциональные воз- входу сброса устройства, первый, второй и можности, так как оно позволяет выполнять третий входы третьего элемента И подклютолько операции группового суммирования ченц к входу сброса устройства, первому двоичйых операдов.: входу синхронизации и управляющемуЦель изобретения - расширение Функ входу устройства соответственно, выходциональных возможностей устройства пу- третьего элемента И соединен с входом разтем обеспечения возможности выполнения решений и записи регистра-накопителя, ииоперации алгебраического сложения над Формационный вход которого подключен к блоками (А) и (Б) массивов двоичных опе- первому информационному выходу устрой- рандов, заданных в прямом коде,и логиче- ствь, весовые выходы регистра-наконителя,начиная со старших разрядов, соединены с Принцип действия устройства закл 1 очапервыми входами соответствующих эле- . ется в следующем.ментов И седьмой группы, выходы которых Устройство функционирует в трех режи- соединены с адресными входами третьего мах: "Сложение", "Вычитание" и "Сравнепостоянного запоминающего блока, пер ние" блоков (А) и (В) массивов двоичных вый выход которого является вторым ин- операндов, представленных в прямом коде, .формационным выходом устройства, при этом режимы "Вычитание" и "Сравнивавторой, третий и четвертый выходы третье- ние" совмещены в одном цикле работы устго постоянного запоминающего блока обра-, ройства.зуют соответствующие логические выходы 10 В режиме "Сложение" на все входы 25 устройства, ПЗБ 21 и вход 31 поданы сигналы логическоСущность изобретения состоит в рас- ., го "0", а на вход 26 - сигнал логической "1".ширении функциональных возможностей На адресные входы ПЗБ 1 в течение тактоустройства путем введения аппаратныхвого импульса, поступавщего по входу 11, средств, позволяющие выполнятьоперации 15 через соответствующие элементы И 3 по "Вычитание", помимо операции "Сложе- первому информационному входу 9 посту- ние", одновременно над блоками (А) и (В) пают одноименные разряды слагаемых, массивовдвоичныхоперандов, заданных в Считанное из ПЗБ 1 слово является частью прямом коде, и логических операций вида: ассоциативного признака опросадля ЛЗБ 2, (А)(В); (А)(В) и (А) =- (В). 20 при этом младший разряд поступает на перВведение второго и третьего постоян- вый вход первого элемента И 4, выход катаных запоминающих блоков, четвертого, пя-. рого подключен ко второй группе опроса, того, шестого и седьмого групп элементов остальные разрядные выходы ПЗБ 1 через И, третьего и четвертого групп элементов соответствующие элементы 7 задержки сазадержки, второго и третьего элементов 25 единены с первыми входами элементов И 5, И, элемента НЕ, регистра-накопителя и выходы которых подключены ктретьей груп- обусловленных ими связей позволяют . пеопросаЛЗБ 2,НаадресныевходыПЗБ 21 организовать различные режимы работы втечение этого же такта, поступающего по устройства. входу 11, через соответствующие элементыНа фиг.1 представлена функциональная 30 И 19 по второму информационному входу 25 схема заявляемого устройства; на фиг.2 - поступает срез сигналов логического "0", схема зашивки первого и второго постояно- Считанное из ПЗБ 21 слово из нулей являетго запоминающего блока; на фиг.3 - схема ся частью ассоциативного признака опроса зашивки третьего постоянного запоминаю- для АЗБ 2, при этом младший разряд посту- щего. блока.35 пает на первый вход второго элемента И 14,выходкоторого подключей к четвертой групУстройство содержит первый постоян- пе опроса, остальные разрядные выходы ный запоминающий блок (ПЗ 5) 1, ассоциа- . ПЗБ 21 через соответствующие элементы 24 тивный запоминающий блок(АЗ.Б) 2, вторую задеркки соединены с первыми входами группу элементов И 3, первый элемент И 4, 40, элементов И 18, выходы которых подключетретью группу элементов И 5, первую груп- ны к шестой группе опроса АЗБ 2, Считанпу элементов И 6, вторуюгруппу элементов ное из АЗБ 2 слово, кроме первого разряда, 7 задержки, первую группу элементов 8 за- по первой группе выходов через соответстдержки, первый информационный выход 10 вующие элементы 8 задержки поступают на устройства, второй вход 11 синхронизации 45 первые входы элементов И 6, выходы кото- устройства, первый вход 12 синхронизации рых подключены, к первой группе опроса устройства, элемент НЕ 13, второй элемент . АЗБ 2. По второй группе выходов АЗБ 2 И 14, третий элемент И 15, регистр-накопи- через соответствующие элементы 23 задертель 16, четвертую группу элементов И 17, жки поступают на первые входы элементов пятуто группу элементов И 18, шестую груп И 17, выходы которых подключены к пятойпуэлементов И 19,седьмуюгруппуэлемен- группе опроса ассоциативного признака, тов И. 20, второй ПЗБ 21, третий ПЗБ 22, Сформированный признак дополнительно третью группу элементов 23 задержки, чет- синхронизируется на элементах И путем подвертую группу элементов 24 задержки, вто- ачи на вторые входы этих элементов импульса рой информационный вход 25 устройства, 55 по входу 12 устройства, Такая синхронизавход 26 сброса устройства, второй инфор- ция исключает всякие неидеальности соотмационныйвыход 27 устройства,третий 28, ветствующих элементов задеркки, На четвертый 29 и пятый 30 логические выходы выходе 10 формируется очередной разряд . устройства, управляющий вход 31 устройст- суммы операндов. Сигнал логического "О" ва. на входе 31 через элемент 15 отключаетинФормационный вход регистро регистра-накопите- ды АЗБ 2. В первом такте из АЗБ 2 считываН 11 И 1 ля 16 и идентифицируется с операцией ется слово "О О 0 0 1", первый разряд 1"Сложение", вследствие этого информация поступает на первый информационный высчитываемая иэ ПЗБ 22,. игнорируется, а ход 10 устройства и является младшим разпрохождение информации через группы 5 рядом искомойсуммы. элементов НЕ 13; И 15, регистр-накопитель В течение второго импульса по входу 1116, И 20 и ПЗБ 22 опускается в этбм режиме. через элементы И 3 на адресный вход ПЗНа третьи входы элементов И 4-6, 14, 1 подается второй разрядный срез слагае-.7 18 ь пе иод работы устройства в мых-"1001". ПоуказанномуадресуизПЗБ этом режиме подан сигнал логичесокй 1" 10 1 считывается слово "0 0 1", По и ихор дуНа входы 11 и 12 поступаютимпульсы, син- второго импульса на вход 12 на признакохронизированные единой тактовой часто-. вце входы АЗБ 2 поступает слово той, при этом передний фронт импульса "0001000000", по которому из АЗБ 2 считывхода 12 начинается позже,азадний-рань- веется слово "00001", первый разряд " " .ше импульса, подаваемого на вход 11. Об которого является вторым разрядом искощее,число тактов операции "Сложение" мой суммы.равно Т 1 = и + 0 од 281, где и - разрядность Формирование последующих разрядовискомой суммы аналогичен алгоритму форРассмотрим пример суммирования че- мирования предыдущих разрядов искомой тырех операндов, схемы зашивки блоков 1 20 суммы.и 21 для примеров всех режимов представ- С приходом шестого импульса по входулены на фиг.2, схема зашивки блока 2 - на 14 через элементы И 3 на адресный входфиг.3, схема зашивки блока 22 - на фиг,4, ПЗБ 1 подается нулевой срез, Из ПЗБПусть необходимо йросуммировать сле- считывается слово "О 0 1", по приходу шес дующие четыре операнд:е операнда: 1 О 1 0 1 1 О 1; 0 25 того импульса на вход 12 на признаковые1 111 01; 1 0 1 1, На вход 25 поданы сигналы входы АЗБ 2 поступает слово "0000010000,логическогог "0".по которому из АЗБ 2 считывается словоВ е ение первого, импульса, поданного "00001", первый разрядный "1" которого явна вход 11 синхронизации, через элементыляется шестым полседним разрядом ис оИ 3 на адресный вход блока 1 подаются 30 мой суммы. На первом информационноМодн имо ноименнце младшие разряды слагаемых, выходе 10 устройства получаем код суммый Мт,е. адрес 0 1 1 1, Йо указанному адресу из . "100111 .ПЗБ 1 считывается, по тому же импульсу,Рассмотоим работу устройства в режис ово,"101", младший разряд которого "1" мах "Вычитания" и "Сравнивани ",без задержки подается на первый вход зле В режиме "Вычитания" и "Сравнивамента И 4, а остальные "01" через элементы: ния", при условии, что тракты устройства, на7 за ержки - на соответствующие входы вход 26 и вход 31 поданы сигналы логичеэлементов И 5. В силу выше Сказанного из ской, "1", На адресные входы ПЗБ 1 в течеПЗБ 21 считывается слово "000", младшийние тактового импульса, поступающего норазразряд второго "0" без задержки подается 40 входу 11 через соответствующие элементы.на элемент И 14; а остальные через элемен- И 3 по первому информационному входу 9ты 24 - на соответствующие-входы элемен- поступают одноименные разряды блокатов И 18, Так как по первому импульсу из массива А"=(Аь 1= 1, К) операндов положиАЗБ 2 ничегоне считывается, то к приходу тельного знака разрядностью .=(Ь, г, ).пер ог иервого импульса по входу 12 синхронизв На адресные входы ПЗБ 21 в течение этогоции на все первые входы элементов И 6 жетакта, поступающегопо входу 1,через1 . через элементы 8 задержки подаются нули. соответствующие элементы И 19 по второСо второй группы выходов АЗБ 2, в.режиме му информационному входу 25 поступаоперации "Сложение", на входы элементов ют одноименные разряды блока массиваИ 17 через элементы 23 задержки будут по В " (В, 1 = 1, ц) операндов, заданных вРрступать нули, Выходы элементов И 14, И 17 прямом коде, отрицательного знака разряди 18 не влияют на Формирование ассоциа- ностью Р =(Р, 3 = 1,р). Знаковые разрядытивного признака опроса АЗБ 2, вследствие блоков массивов А .=(А, =1, К) и В =(В,этого прохождение информаций по соответ- . ) г 1, о) операндов не обрабатываются.ствующим цепям, связанные с этой группой 55В такте работы устройства: считанноеэлементов, опускаются, из ПЗБ 1 слово является второй и третьейСформированный признак с выходов группами ассоциативногопризнака опроса,элементов И 4-6, И 17-18 "1 0 0 О 00 0 О 0 при этом младший разряд поступает на пер 0", с приходом импульса по входу 12 синх- вый вход первого элемента И 4, выход которонизации поступает на признаковые вхо- рого подключен к второй группе опроса.. На выходе 10 за Т 2 - тактов формируется промежуточный результат операции,при этом (Ак(Вяв правильном прямомкоде, при (Ак )(Вя ) в обратном коде. По.следний формируемый разряд в такте работы устройства является знаковым, при этомлогический "0" отожествляется положитель- .ным результатом операции (знаком) "Вычитание", логическая "1" - отрицательным остальные разрядные выходы ПЗБ 1, через соответствующие элементы 7 задержки соединены с первыми входами элементов И 5, выходы которых подключен к третьей группе опроса; считанное из ПЗБ 21 слово является четвертой и шестой группами ассоциативного признаками опроса, при этом младший разряд поступает на первый вход второго элемента И 14, выход которого подключен к четвертой группе опроса, остальные разрядные выходы ПЗБ 21, через соответствующие элементы 24 задержки соединены с первыми входами элементов И 18, выходы которых подключены к шестой группе опроса АЗБ 2. Считанное из АЗБ 2 слово, кроме первого разряда. по первой группе, выходов через соответствующие элементы 8 задержки поступают на первые входы И 6, выходы которых подключены к первой группе опроса АЗБ 2. По второй группе выходов АЗБ 2 через соответствующие элементы 23 задержки поступают на первые входы элементов И 17, выходы которых подключены к пятой группе опроса ассоциативного признака АЗБ 2, Сформулированный признак дополнительно синхронизируется на элементах И 4-6, И 14, И 17-18 путем подачи на вторые входы этих элементов импульса по входу 12 устройства и подается на АЗБ 2, по которому считывается слово, первый разряд которого является разрядом промежуточного результата операций "Вычитание" и "Сравнивание" над блоками массивов (Ак ) и (Вч ) операндов, который поступает на первый информационный выход 10 устройства и заносится в регистр-накопитель 16,Число тактов для формирования промежуточного результата равно:Т 2 = пд/В + 1092 Ид/В 1+ 1, гдепд= ., при . Р пав= пв= Р, приРйд=дк,придк В,1520 25 30 3540результатом (знаком) операции, Одновременно за Т 2 - тактов промежуточный результат последовательно в такте работы устройства заносится в регистр-накопитель 16 Окончательный результат получается заодин дополнительный такт работы устройства и за счет подачи сигнала логического "О" на вход 26, который через элемент И 15 отключает регистр-накопитель 16 от первого информационного выхода 10 устройства, а через элемент НЕ 13 разрешает считывание содержимого регистра-накопителя 16. Считанная информация с регистра является адресом ПЗБ 22, по которому, считывается слово, часть которой по выходу 27 является результатом операции "Вычитание", выдаваемая в прямом коде со знаком. Другая часть слова - результат операции "Сравнивание" и является логическими выходами устройства, при этом выход 28 идентифицируется сигналом логической "1" логику:(А) = (В); выход 29 - (А)(В); выход 30 (А)(В), Сигнал логического "0", поданногЬ в последнем работы устройства, обнуляет тракты устройства и подготавливает для следующего цикла работы устройства.Общее число тактов работы при этом равен:тз = пд(в+ Цо 92 йд/в)+ 2Рассмотрим два случая работы устройства в режиме операции Вычитание" и "Сра вниван ие". Пусть необходимо вычислить разность двух массивов операндов при случае, когда выполняются условия (Ак )(Вч );1 = Р; 1 = ц и имеют следующий вид: 1001 О 101 В 4 0110 10001011 0101А 4 =1101 11010 В течение первого импульса, поданного на вход 11 синхронизации, на адресные входы блоков ПЗБ 1 и ПЗБ 21 подаются одноименные младшие разряды операндов в прямом коде из массивов (А 4 ) и (В 4 ) в4 4 соответствии их физических связей; через элементы И 3 - адрес "1110", через элементы И 19 - адрес "1100", По указанным адресам из ПЗБ 1 и ПЗБ 21 считываются, по тому же импульсу, слова осответственно "101" и "001", младшие разряды которых "1" и "О" соответственно, без задеркки, подаются на соответствующие входы элементов И 4 и И 14, а остальные разряды слов "01" и "01" нл элементы 7 и 24 задеркки. Первая и вторая1784970 5 10 15 1011 1 001 поступает на соответствующие входы элементов задержки, В итоге на выходе 10 фор 01 01 11011 011 0 1010 1000 группы выходов АЗБ 2, в течение первого импульса по входу 11, воспринимаются в соответствующих группах опроса АЗБ 2 нулями,Сформированный признак "1000000000" с приходом импульса по входу 12 синхронизации поступает на признаковые входы АЗБ 2. В первом такте из АЗБ 2 считывается слово "00001", первый разряд "1" которого является младшим разрядом промежугочного результата операций "Вычитание" и "Сравнение", который поступает на первый информационный выход 10 и в регистр-накопитель 16, остальная часть слова "0000" поступает на соответствующие входы элементов задержки. В течение второго импульса по входу 11 через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются вторые одноименные разрядные срезы операндов 1 Али (Вл- т,е, адреса "1001" и "0010" соответственно.По указанным адресам из ПЗБ 1 и ПЗБ 21 считываются слова "001" и "100" соответственно.По приходу второго импульса на вход 12 на приэнаковые входы опроса АЗБ 2 поступает слово "0101000100", по которому из АЗБ. 2 считывается слово "10001", первый разряд "1" которого является вторым разрядом промежуточного результата операций и поступает на выход 10 и регистр-накопитель 16Формирование последующих разрядов результата операций "Вычитание" и "Сравкивание" аналогичен алгоритму формирования предыдущих результатов. Начиная с пятого синхроимпульса по входу 11 через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, т,к, пд(в = 4.С приходом седьмого импульса по входу 11 через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, Из ПЗБ 1 и ПЗБ 21 считываются слова "000" и "000" соответственно. По приходу седьмого импульса на вход 12. на признаковые входы опроса АЗБ 2 поступает слово "0000000000", по которому из АЗБ 2 считывается слово "00000", первый разряд "0" которого является знаковым, который. поступает на выход 10 и вход регистра-накопителя 16, Остальная часть слова "ОООО" мируется код операции "Вычитание" и седьмым знаковым разрядом "0001011", нулевой знаковый разряд которого идентифи 20 25 30 35 40 45 50 цируется, что результат получен в прямом коде и имеет положительный знак.В регистре-накопителе 16 записан промекуточный результат операций "Вьчитание" и "Сравнивание", т,е. код "0001011".Одновременно с восьмым импульсом по входу 11 на вход 26 подается сигнал логического "0". Через элементы И 3 и И 19 на. адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевыесрезы, по которым из них считываются слова "000" и "000" соответственно.По приходу восьмого импульса на вход 12 на признаковые входы опроса АЗБ 2 поступает слово "0000000000" по которому из АЗБ 2 считывается слово "00000", первый разряд "0" которого не имеет доступа к регистру-накопителю 16, Эта мера вьзвана тем,что при формировании знакового разряда для случая когда (Ак")(Вя") на элементы 23 задержки заносится сигнал логической "1", которая может влиять на результат в следующих циклах работы устройства,В результате подачи сигнала логического "0" на вход 26 и дополнительного такта работы устройста, тракты устройства обнуляются, а код промежуточного результата операций "Вычитание" "Сравнивание" через группу элементов И 20 поступает на адресные входы ПЗБ 22. По адресу, коду промежуточного результата, "0001011" из ПЗБ 22 считывается код результата операций "Вычитание" "Сравнивание" в соответствии с полям выходов ПЗБ 22, На выходе 27 формируется в прямом коде результат со знаком операции "Вычитание - т.е. "0001011", нэ выходе 28 А) = (В сигнал логического "0", на выходе 29(А) (В) сигнал логической "1", на выходе 30 А)(В - "О", В итоге за полный такт - Тз работы устройства на выходе ПЗБ 22 получается код результата операций "Вычитание" и "Сравнивание" - "010001011", который может использоваться в последующих обработках, в соответствии с предусмотреннь 1 м алгоритмом, в системах параллельно и раздельно по информационному и логическим полям выходов устройства.Рассмотрим второй случай работы устройства в режиме операций "Вычитание" и "Сравнивание", когда (Ак)(Вя); 3 = Р;1 =- о, а массивы операндов имеют следующий вид:10 ход 28 - "0000000" 20 25 гических операций над блоками массивов операндов, кроме того возможность выпол 30 35 45 первой группы, вторые входы которых под 50 ключены к первой шине синхронизации усАлгоритм формирования результата аналогичен предыдущему примеру, когда (Ак )(Вя ).С приходомседьмого импульса по входу 11 через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, Из ПЗБ 1 и ПЗБ 21 считываются слова "000" и "000" соответственно, По приходу седьмого импульса на вход 12 на признаковые входы опроса АЗБ 2 поступает слово "0000000001", по которому из АЗБ 2 считывается слово "10001", первый разряд "1" которого является знаковым, который поступает на выход 10 и вход регистра-накопителя 16. Остальная часть слова "1000" поступает; по первой группе выходов код "ОО" на элементы 8 задержки, по второй группе выходов код "10" поступает на элементь 1 23 задержки,В итоге на выходе 10 формируется код операции "Вычитание" с седьмым знаковым разрядом "1110101", единичный знаковый разряд которого идентифицирует, что результат получен в обратном коде и имеет отрицательный знак,В регистре-накопителе 16 записан промежуточный результат операций "Вычитание" и "Сравнивание", т,е, код "1110101". Одновременно с восьмым импульсом по . входу 11 на вход 26 подается сигнал логического "0", Через элементы И 3 и И 19 на адресные входы ПЗБ 1 и ПЗБ 21 подаются нулевые срезы, по которым из них считываются слова "000" и "000" соответственно. По приходу восьмого импульса на вход 12 на признаковые входь 1 опроса АЗБ 2 поступает слово "0000000000" по которому из АЗБ 2 считывается слово "00000", первый разряд "0" которого не имеет доступа к регистру-накопителю 16, за счет сигнала логического 4 "0" с выхода элемента И 15.В результате подачи сигнала логическо. го "0" на вход 26 и дополнительного такта работы устройства тракты устройства обнуляются, а код промежуточного результата операций "Вычитание" и "Сравнивание" через группу элементов И 20 поступает на ад- ,ресные входы ПЗБ 22, По адресу, коду промежуточного результата, "1110101" иэ ПЗБ 22 считывается код результата операций "Вычитание" и "Срэвнивэние" в соответствии с полями выходов ПЗБ 22, На выходе 27 формируется в прямом коде результат со знаком операции "Вычитание" - т,е. "10001011", На выходах 28 - 30 ПЗБ 22 формируется. результата операции "Сравнивание", при этом на выходе 28 А) =(В сигнал логического "0", на выходе 29 А)(В) сигнал логического "0", на выходе 30 А)(В сигнал логической "1",В итоге за полный такт - Тз рэботь 1 устройства на выходе ПЗБ 22 получается код результата операции "Вычитание" и "Сравнивание" - "1001001011", который может использоваться в последующих. обработках.Работа устройства в режиме операций "Вычитание" и "Сравнивание" когда (Ак ) = ( Вч ) аналогичен предыдущимРслучаям. На выходе 1,0 формируется код операций "Вычитание" - "ООООООО", а на выходах ПЗБ 2 код результата операций "Вычитание" и "Сравнивание". - "0010000000" с раскладкой по выходам: выход 28 А) ==(В) - "1"; выход 29 А)(В) - "О"; выход 30 А)(В) - "0"; второй информационный выТехническое преимущество изобретения, по сравнению с известным состоит в расширении функциональных возможностей за счет дополнительного выполнения операции "Вычитание" и "Сравнивание Положительный эффект заключается в совмещении в одйом устройстве выполнения операции алгебраического сложения и лонения операции алгебраического сложения над блоками массивов операндов, представленных в прямом коде, приводит к значительному уменьшению стоимости машинной операции по преобразованию отрицательных операндов Формула изобретения Суммирующее устройство; содержащее первый постоянный запоминающий блок, ассоциативный запоминающий блок, первый элемент И,элементы И первой, второй и третьей групп, элементы задержки первой и второй групп, причем первый разрядный выход ассоциативного запоминающего блока является выходом суммы устройства, разрядные выходы первой. группы ассоциативного запоминающего блока через соответствующйе элементы задержки первой группы соединены с первыми входами соответствующих элементов И тройства, а выходы - к соответствующим входам опроса первой группы ассоциативного запоминающего блока, адресные входы первого постояного запоминающего блока соединены с выходами соответствующих элементов И второй группы, первые входы которых соответственно соединены с входами слагаемых устройства, а вторые входы - с второй шиной синхронизации устройства, младший разрядный выход первого запоминающего блока соединен с первым входом первого элемента И, второй вход которого подключен к первой шине синхронизации устройства, а выход соединен с входом опроса второй группыассоциативного запоминающего блока, остальные разрядные выходы первого постоянного запоминающего блока через соответствующие элементы задержки второй группы соединены с первыми входами элементов И .третьей группы, вторые входы которых подкл 1 очены к первой шине синхронизации устройства, а выходы соединены с соответствующими входами опроса третьей группы ассоциативного запоминающего блока, о т л и ч а ющ е е с л тем, что, с целью расширения функциональных возможностей путем выполнения операции алгебраического сложения над блоками массивов двбичных операндов, заданных в прямом коде, и логических операций над ними, устройство содержит элемент НЕ, второй и третий элементы И, регистр-накопитель, четвертую, пятую, шестую и седьмую группы элементов И, второй и третий постоянные запоминающие блоки, третью и четвертую группы элементов задержки, причем младший разрядный выход второго постоянного запоминающего блока соединенс первым входом второго элемента И, выход которого соединен с входами опроса четвертой группы ассоциативного запоминающего блока, разрядные выходы второй группы которого,через элементы задержки третьей руппы соединены с первыми входами элементов И четвертойгруппы; выходы которых соединены с входами опроса плтой группы ассбциативного запоминающего блока, шестая группа входов опроса которого соединена с выходами элементов И пятой группы, первые входы которых через элементы задержки четвертой группы соединены с выходами старших 5 разрядов второго постоянного запоминающего блока, второй информационный вход устройства соединен с первыми входами элементов И шестой группы, выходы которых соединены с адресными входами второ го постоянного запоминающего блока,первая шина синхронизации устройства соединена с вторйми входами второго элемента И, элементов И четвертой и пятой групп и первым входом третьего элемента 15 И, второй вход которого соединен с входомсброса устройства, с третьими входами первого и второго элементов И, элементов И первой, третьей, четвертой и пятой групп и входом элемента НЕ, выход кото рого соединен с первыми входами элементов И седьмой группы, выходы которых соединены с адресными входами тертьего постоянного запоминающего блока; первый выход которого соединен с вторым 25 информационным вьяодом устройства, второй, третий и четвертый вь 1 ходы третьего постолнного запоминающего блока соединены с логическими выходами устройства, вторал шина синхронизации устройства со едйнена с вторыми входами элементов Ишестой и седьмой групп, управляющий вход устройства соединен с третьим входом третьего элемнета Ивыход которого соединен с входом разрешения записи регистра накопителя, информационный входкоторого соединен с выходом суммы устройства, выходы регистра-накопителя соединены с третьими входами элементов И седьмой группы,1784970 Редакт оляд Заказ 4366 ТиражПодписное.8 НИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж-ЗБ, Раушская наб 4/5 НТ СССР водственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Составитель А. Зурха Техред М.Моргентал Фиг. Ф Корректор Е. Рапп