Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1478330 03 М 1/38 ПИСАНИЕ ИЗОБРЕТ Я оторый ного напряжения, к в зависимости от знака входного напряжения вырабатывает опорное напряжение +ц, /4 или -ц, , /4. Это напряжение подается на первый вход дополнительно введенного блока сравнения, на второй вход которого поступает компенсирующее напряжение с преобразователя код - аналог известного АЦП. При превышении компенсирующим напряжением опорного напряжения Цк /4 на выходе блока сравнения появляется сигнал превышения, который поступает на введенный формирователь импульса, где вырабатывается строб-импульс длительностью от момента превышения до конца второго такта. Сформированный строб-импульс подается на блок выбора и фиксации номера последовательности, разрешая запись канала, в котором появился сигнал превышения, Таким образом, выбор канала и сравнение аналогового сигнала с компенсирующим напряжением цк макс/2 производятся одновременно и на выбор канала не затрачивается дополнительного времени.2 з,п. ф-лы, 6 ил. ое об 3, с. 63 о СССР 8, 1979 ОБРАЗОВ 1Изо тельно зовано ктрная образов нные ретен тех е ри ис аботу; на ципиаль-грамм ктрических сигналоных цифровых вычиствах. ик эл характ в спец лительЦел динами преобр ектрическая и блока выбора и едовательност фиг. 4 эл рин ная схема фи номера посл ализ ых у ройс ксациина Аи г. 5 схемаоваия - уменьшение ешности и време из инципиальнальсной посл лектрическая нализатора им еско о зо ГОСУДАРСТВЕНКЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к измерительной технике и может быть использовано при анализе и регистрации характеристик электрических сигналов в ЦВМ. Изобретение позволяет уменьшать динамическую погрешность и время преобразования аналоговых сигналов в цифровую форму путем введения в аналого-цифровой преобразователь устройств выборки и хранения и выбора канала во время формирования компенсирующего напряжения Ц /2. Сигнал с знакового разряда К люксанализатора поступает на управляющий вход введенного источника опоре относится к измерике и может быть испольализе и регистрации На фиг. 1 приведена стра ма аналого-цифрового пре я, на фиг. 2 и 3 - времеы, поясняющие его ртельности, на фиг, б - электрическая принципиальная схема Формирователя кода, для визуального контроля.Аналого-цифровой преобразователь содержит М усилителей 1, М устройств 2 выборки-хранения, М компараторов 3, блок 4 выбора и фиксации номера последовательности, коммутатор 5, генератор 6, распределитель10 7 импульсов, анализатор 8 импульсной последовательности, регистр 9, формирователь 10 кода для визуального контроля, преобразователь 11 код - аналог источник 12 опорного напряЭ15 жения, блок 13 сравнения и Формирователь 14 импульсовБлок выбора и Фиксации номера импульсной последовательности фиг. 4) содержит триггеры 15, коммутатор 16 на элементах 2 И-ИЛИ-НЕ20 и инверторе, приоритетный шифратор 17 на элементах И-НЕ, триггеры 18, шифратор 19.Анализатор импульсной последовательности(фиг, 5) содержит триггер 20, коммутатор 21 на элементах И-НЕ, группу элементов И 22.Формирователь кода для визуального контроля (фиг, 5) содержит мультиплексор 23 и коммутатор на элементах 2 И-ИЛИ-НЕ 24 и инверторе 25.Аналого-цифровой преобразователь работает следующим образом. Входное напряжение Н подается 35 одновременно на входы всех М усилителей 1 с коэффициентами передачи, представляющими степенями обоснования системы счисления, по которой работает аналого-цифровой преобра зователь. С выхода усилителей 1 усиленное входное напряжение поступает на сигнальные входы соответствующих устройств 2 выборки-хранения, на управляющие входы которых 45подается и-ый тактовый импульс с распределителя 7, представляющий импульс готовности кода аналого-цифрового преобразователя, Во время действия импульса готовности устрой ства 2 выборки-хранения повторяют входные напряжения, поступающие с выходов соответствующих усилителей 1, а по окончании импульса готовности запоминает их мгновенные значения и переходят в режим хранения на цикл преобразования.Запомненные мгновенные значения напряжений поступают на первые вхо- а ды соответствующих компараторов 3, на вторые входы которых подается компенсирующее напряжение с преобразователя 11 код - аналог, а на третьи входы - импульсы с генератора 6 для стробирования результатов сравнения в каждом такте цикла преобразования. За время действия строб-импульса на выходах тех компараторов, на которых компенсирующее напряжение превысило уровень входного напряжения, появляются импульсы превьппения, поступающие одновременно на коммутатор 5 и блок 4 выбора и Фиксации номера последовательности, на управляющие входы последнего подаются также импчльсы с генератора 6, импульс первого такта с распределителя 7 и знаковый разряд с анализатора 8,В блоке выбора и Фиксации номера последовательности 4 первая группа триггеров 15 служит для запоминания состояния выходов компараторов 3 в каждом такте преобразования, Передним фронтом каждого импульса, поступающего с генератора 6, все триггеры пе 1 вой группы устанавливаются в нулевое состояние. Затем проходящими импульсами с компараторов, на которых компенсирующее напряжение превысило уровень входного напряжения, соответствующие триггеры первой группы устанавливаются в единичное состояние. Одновременно с одним из импульсов генератора 6 на блок 4 выбора и фиксации номера последовательности поступает импульс первого такта с распределителя 7, передним фронтом которого все триггеры 18 второй группы устанавливаются в едииничное состояние, и сигналы с их выходов подаются на шифратор 19, где вырабатывается код номера компаратора 3 В первом такте преобразования всегда выбирается ш-й компаратор, что необходимо для определения знака входного напряжения, Сигналы первой группы триггеров 15 с единичных или нулевых выходов, в зависимости от знака входного напряжения, через коммутатор 16 подаются на приоритетный шифратор 17, где производится выбор триггера (начиная с нижнего по схеме), на котором окажется высокий потенциал. Этот процесс повторяется ка 2 дый такт преобразования, но в триггеры 18 второй группы эта информация записывается только по строб-импульсу, 5 1проходящему с формирователя 14 импульсов,Таким образом, блок 4 набора ификсации номера последовательности 4ш-го компаратора, а во втором такте,при приходе строб-импульса, выбираеттат компаратор, начиная с -го, навыходе которого присутствует импульспревышения компенсирующего напряжения над уровнем входного напряжения,и запоминает код этого номера доконца цикла преобразования.Код номера выбранного компаратора,который является также кодом порядка выходного кода аналага-цифровогопреобразователя, подается на коммутатор 5, который подключает выходвыбранного компаратора к входу анализатора 8, на управляющие входы которого подаются импульсы всех и тактов распределителя 7. 1 ля поясненияпринципа работы анализатора 8 нафиг. 5 приведена его электрическаяпринципиальная схема, Импульс первого такта своим передним франтомпо К-входу устанавливает в нулевоесостояние триггер 20, Б-вход которого через коммутатор 5 в данный момент подключен к кампаратару 3.На первый вход последнего в этомтакте подается нулевой уровень компенсирующего напряжения (0 =О), ана второй вход - усиленное входноенапряжение (с выхода усилителя 1с наибольшимкоэффициентам усиления).Если усиленное входное напряжениепревышает уровень компенсирующегонапряжения, т.е. входное напряжениеположительно, та на выходе кампаратора 3 появляется импульс, котсрый через коммутатор 5 поступаетна Ы-вход триггера 20 и устанавливает его в единичное состояние, Приотрицательном входном сигнале кампаратор 3 не вырабатывает импульсаи триггер 20 сохраняет нулевое состояние. В зависимости ат знакавходного сигнала выход коммутатора 5 подключается к группе элементов И 22 через коммутатор 21Так как импульсы тактов, поступающие с распределителя 7, сдвинуты во времени друг относительно друга на период частоты следования импульсов генератора 6, та в кажда. также лишь на один из группы эл;ецтав И 22 подается импульс такта И, если на выбранном в этом цикле преобразования компаратаре 3, и; оизайдет превыше28330 35 40 45 50 55 5 1 О 15 20 25 30 цие компенсирующим напряжеццем уровня входного сигнала, та цмцуль. превышения с указлнцсга камцлрлторл через коммутатор 5 и элемент И, из группы элементов 22, на который в данном такте подан тактовый импульс, проходит на вход соответствующего триггера регистра 9 ц устанавливает его в нулевое состояние, так как в каждом такте передццм Франтам тактового импульса соответствуюрцй триггер устанавливается в едцнцчнае состояние, Если же импульс превышенця с компкратара 3; отсутствует в данном такте, то соответствующий триггер регистра 9 остается в единичном состоянии до конца цикла преобразования, По переднему фронту первого тактового импульса следующего цикла преобразования все триггеры регистра 9 устанавливаются в нулевое состояние, Выходной кад с регистра 9, который представляет выходной ток мантиссы аналого-цифрового преобразователя через формирователь 1 О када поступает на преобразователь 11 кад - аналог, где цз этого када вырабатывается компенсирующее напряжение.Для пояснения принципл работы формирователя 10 када на фцг. 6 приведена его электрическая принципиальная схема. На вход инвертара 25 подается импульс и-го такта (импульс готовности.када ЛЦП) с распределителя 7, котарьп, проходя через цнвертар нл первый управляющий вход коммутатора на элементах 24, разрецлет прохождение через него када с мультиплексора 23, в котором кад, поступивший с регистра 9, преобразуется цз кода с плавающей запятой в кад с фиксированной запятой путем выбора канала, соответствующего коду, ладлцнаму на управляющие входы мультцплксора с блока 4 выбора и фиксации номера последовательности. Ва всех других тактах цикла преобразования на второй управляющий вход коммутатора подается потенциал, разрешающий прохождение кода с регистра 9 через коммутатор на вход преобразователя код - аналог 11. Ва время действия импульса готовности када Л 11 на выходе преобразователя 11 код - аналог ИОжнО наблюдать нлтурлльную величину чгнавенцага значения амплитуды входного сигнала, чта даетвозможность проследить неискаженную форму преобразуемого сигнала.С знакового разряда анализатора 8 сигналпоступает на управляющий вход источника 12 опорного напряжения, который в зависимости от знака входного напряжения вырабатывает опорное напряжение +Б ./4 или -Б/4. Это напряжение подается на первый вход блока 13 сравнения, на второй вход которого поступает компенсирующее напряжение с преобразователя 11 код - аналог. 1 ри превышении компенсирующим напряжением опорного напряжения Б/4 на выходе блока сравнения появляется сигнал превышения, который поступает на формирователь 14 импульсов, где во втором такте, по импульсу второго такта, поступающего с распределителя 7, вырабатывается строб-импульс длительностью от момента превышения до конца второго такта (Аиг. 2).Сформированный строб-импульс с выхода Формирователя 14 импульсов подается на третий управляющий вход блока 4 выбора и Аиксации номера последовательности где по этому импульсу производится запись инАормации во вторую группу триггеров 18 (фиг. 4).Таким образом, введение устройства выборки-хранения в ЛЦП снижает динамическую погрешность преобразования, а выбор канала для преобразования входного напряжения до достижения компенсирующим напряжением значения Б/2, позволяет уменьшить время преобразования.Формула изобретения1. Аналого-цифровой преобразователь, содержащий М усилителей, входы которых объединены и являются входной шиной, М компараторов, входы стробирования которых, вход распределителя импульсов и первый управляющий вход блока выбора и Аиксации номера последовательности объедине- . ны и подключены к выходу генератора, а выходы блока выбора и Аиксации номера последовательности являются первой выходной шиной, соединены с соответствующими управляющими входами коммутатора и первыми управляющими входами Аормирователя кода для визуального контроля, выходы101520 которого через преобразователь кад - аналог соединены с первыми информационными входами компараторов, выходы которых соединены с соответствующими информационными входами блока выбора и фиксации номера последовательности и коммутатора, выход которого соединен с инАормационным входом анализатора импульсной последовательности, управляющие входы с первого по М-ый которого подключены к соответствующим выходам распределителя импульсов и объединены с первыми входами регистра, второй вход которого подключен к первому выходу анализатора импульсной последовательности, а выходы соединены с информационными входами Аормирователя кода для визуального контроля и являются второй выходной ши" ной, второй управляющий вход блока 25 30 35 40 45 50 55 выбора и фиксации номера последовательности соединен с первым выходомраспределителя импульсов, М-й выходкоторого соединен с дополнительнымвходом Формирователя кода для визуального контроля, о т л и ч а ющ и й с я тем, что, с целью уменьшения динамической погрешности ивремени преобразования, в него дополнительно введены М устройств выборки-хранения, соединенные последовательно, источник опорного напряжения, блок сравнения и формирователь импульсов, причем выход Ьормирователя импульсов соединен с третЬимуправляющим входом блока выбора иФиксации номера последовательности,знаковый вход которого объединен суправляющим входом источника опорного напряжения и подключен к первому выходу анализатора импульснойпоследовательности, вторые выходыкоторого соединены соответственно стретьими входами регистра, инАормационные входы устройств выборки-хранения подключены к выходам соответствующих усилителей, управляющиевходы объединены с дополнительнымвходом Аормирователя кода для визуального контроля, входы объединены,а выходы подключены к вторым информационным входам соответствующих ксмпараторов, второй выход распределителя импульсов соединен с управляющим входом формирователя импульсов,а второй вход блока сравнения подключен к выходу преобразователякод - аналог, 14783302. 11 реобразователь по и, 1, о тл и ч а ю щ и й с я тем, что,блок выбора и фиксации номера последовательности выполнен на первой,и вто 5 рой группах триггеров, коммутаторе, приоритетном шифраторе, шифраторе, причем Е-входы триггеров первой группы объединены и являются первым управляющим входом блока, Я-входы - информационным входами блока, выходы каждого триггера соединены с соответствующими информационными входами коммутатора, управляющий вход которого является знаковым входом блока, а выходы коммутатора через приоритетный шифратор соединены с П-входами триггеров второй группы, Б-входы которых объединены и являются вторым управляющим входом блока,20 ,С-входы объединены и являются третьим управляющим входом блока, а выходы соединены с соответствующими входами шифратора, выходы которого являются выходами блока,3. 11 реобразователь по и. 1, о тл и ч а ю щ и й с я тем, что анализатор импульсной последовательности выполнен на триггере, коммутатореи элементах И по количеству информационных разрядов преобразователя,первые входы которых являются управляющими с второго по М-й входамиблока, вторые входы объединены иподключены к выходу коммутатора, первый и второй управляющие входы которого подключены соответственно к прямому и инверсному выходам триггера,К-вход которого является первым управляющим входом блока, Б-вход -информационным входом блока и подключен к информационному входу коммутатора, инверсный выход являетсяпервым выходом блока, а выходы элементов И - вторыми выходами блока.1478330 Составитель В.Иахнановедактор Н.Лазаренко Техред М.Ходанич Корректор С.Черни Заказ 2372/54 Тираж 885ВНИИПИ Государс зо ри ГКНТ СССР оизводственно-издательский комбинат "Патент", г.Ужгор Гагарина, 101 твенного комитета по и 113035, Москва, Ж, Подписноевбретениям и открытиям иаушская наб., д. 4/5