Транслятор импульсно-кодовой модуляции

(51) 5 цф дремуд Ейск - и:мйк".ий ЬКЕ ЛИТЕНАИ ПАТЕНТУ 2 с Ра ред.979,-КОДО ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ИСАНИЕ ИЗОБР(72) Дирк Герман Лутгардис Корнелибай и Дидье Рене Хаспеслаф (ВЕ)(54) ТРАНСЛЯТОР ИМПУЛЬСНОВОЙ МОДУЛЯЦИИ 1702879 А(57) Изобретение относится к трансляторам импульсно-кодовой модуляции для преобразования входного импульсно-кодомодулированного слова в компандированное импульсно-кодомодулированное слово, соДержащее 3-битовый сегментный код и 4- битовый код ступени, Цель изобретения - расширение функциональных возможностей за счет выборочного преобразования по А-закону или по /с-закону и упрощение структуры. Транслятор импульсно-кодовой модуляции для трансляции сжатого входного слова в линейное выходное содержит входной регистр 1, согласующий блок 2, первый - четвертый блоки триггеров 3, 4, 5 и 6, декодер 7 сегмента, арифметический блок 8, блок 9 ключей, умножитель 10, выходиой блок 11, сумматор 12 и блок 13 синхронизации. Умножитель 10 содержит первый и второй регистры 14 и 15 сдвига, Транслятор импульсно-кодовой модуляции для трансляции линейного входного слова в сжатое вь 1 ходиое слово содержит согласуюИзобретение относится к трансляторамимпульсно-кодовой модуляции для преобразования входного импульсно-кодо-моду- .лированного слова в компандированноеимпульсно-кодо-модулированное слово, содержащее 3-битовый сегментный код и 4 битовый код ступени.Цель изобретения - расширение функциональных возможностей за счет выборочного преобразования по А-закону или пор-закону и упрощение структуры.На фиг; 1 изображен транслятор импульсно-кодовой модуляции для трансляции сжатого входного слова в линейноевыхоДное слово; на фиг. 2 - транслятор им-пульсно-кодовой модуляции для трансляции линейного входного слова в сжатоевыходное слово; на фиг. 3 - синхронизирующие импульсы для управления транслятором, изЬбражениым на фиг. 1; на фиг, 4 -сиихроимпульсы для управления транслятором, изображенным на фиг, 2.Транслятор импульсно-кодовой модуляции для трансляции сжатого входногослова в линейное выходное (фиг, 1) содержит входной регистр 1, согласующий блок2, первый - четвертый блоки триггеров 3, 4,5 и 6, декодер 7 сегмента, арифметическййблок 8, блок 9 ключей, умножитель 10, выходной блок 11, сумматор 12 и блок 13 синхронизации, Умножитель 10 содержитпервый и второй регистры 14 и 15 сдвига.Транслятор импульсно-кодовой модуляции для трансляции линейного входногослова в сжатое выходное слово (фиг. 2) содержит согласующий блок 16, входной регистр 17, сумматор 18, первый регистр 19сдвига, декодер 20 сегмента, арифметический блок 21, первый - третий блоки тригге.ров 22-24, шифратор 25, выходной блок 26,первый и второй блоки 27 и 28 ключей, блок29 инверторов, блок 30 синхронизации ивторой регистр 31 сдвига,Транслятор по фиг. 1 выполнен с возможностью определения функЦии Г (1 + а,2 + в,2- ), Я К + с щий блок, входной регистр, сумматор, регистры сдвига, декодер сегмента, арифметический блок, первый - третий блоки триггеров, шифратор, выходной блок, блоки ключей, блок инверторов и блок синхронизации. 1 з.п, ф-лы, 4 ил. а, в, с - переменные,К относится к коду сегмента и зависитвместе с переменными а, в и с от управляющего бита (А), указывающего, что зто выход 5 ное слово закодировано согласно А-законуили р;закону.Из этой функции следует, что операции,которые выполняются для А-закона и,и-закона, очень похожи, что обеспечивает воз 10 можность использования одной и той жеструктуры транслятора для обоих законов.Декодер 7 сегмента предназначен длядекодирования 3-битового кода сегмента в1 - из - 8 код 37,56,.,5 1,5 И.15 Арифметический блок выдает переменныеа=5 9+А 51=3 ) А+51,25причем кодовое слово Я 7, , Я 1, Я образует измененный код сегмента, имеющего десятичную величину К .Блок 6 триггеров предназначен для пол учения измененного кода ступени Умножитель 10 необходим для умно жения полученного измененного кода ступени на 2 К для получения произведения( + а 2 + в 2 ) 2 к.Транслятор кодо-импульсно-кодовоймодуляции для преобразования комгГаиди рованного импульсно-кодо-модулированного входного слова, содержащего 3-битовыйкод сегмента и 4-битовый код ступени, в елинейное импульсно-кодо-модулированноевыходное слово (фиг. 2) модет определять 45 функциикод ступени;с и б - переменные.К относится к коду сегмента и зависит так же, как и переменные с и д, от управляющего бита (А), указывающего, что входное слово закодировано согласно А-закону или согласно и-закону.Транслятор (фиг. 2) содержит сумматор, управляемый управляющим биток А Для суммирования переменной с с входным словом для получения измененного входного слова + с и запоминания его в сдвиговом регистре 19, декодер 20, соединенный со сдвиговым регистром 19 для декодирования 8 старших разрядов измененного входного слова У+ с в код 1-из, шифратор 25, выдающий переменные;51 У.А,У = 51 А+ 11,причем кодовое слово имеет десятичную величину К, арифметический блок 21, блок 28 ключей и регистр 31 сдвига для умножения-к измененного входного слова+ с на 2 и суммирования переменной - б с полученным произведением для получения кода ступени..Умножитель 10 необходим для умножения двоичного слова, хранящегося в первом сдвиговом регистре 14 на 2", где х = К, сдвигая это слово через х ступеней этого сдвигового регистра.Кодо-импульсно-модулированный сигнал закодирован согласно сегментированному логарифмическому А-закону или ,и-закону, каждый из которых содержит 8 сегментов для каждой из величин знака Я закодг 1 ровэнного битом в 1. Три бита в 2 - в 4 определяют один сегмент К среди 8 возможных сегментов КО, , К 7, а биты в 5 - в 8 определяют одну ступеньсреди 16 возможных равных ступеней в сегменте, Согласно р -закону относительные величины размеров ступеней в сегментах КВ, К 7 равны 2 О, ,2 соответственно, тогда как по А-закону они равны соответственно 2, 2, 2, 27, Это значлт, что размер ступени в сегменте К по закону А вдвое больше размера ступени в сегменте К по закону. Компандироеэнный кодо-импульсно модулированный сигнал в 1 - в 8, например, принимается и передается в такой форме, где все биты, за исключением знакового, инвертированы (и -закон) или где только четные биты инвертированы (А-закон),Е 1 окно показать, что соответствующий алгоритм для транскодирования 8-битового компандированного кодо-импульсно-модулированного слова, содержащего биты в 1- в 8 со знаковым битом Я = в 1, сегментным кодом К = в 2 вЗв 4 и кодом ступени Е = в 5, в 6,5 в 7, в 8 в 13-битовое линейное кодо-импульсно-модулированное слово определяется по формуле/=2(+а 2 + в 2 )+с10или9 = / + с,с15 где с = 0 для А-закона и с = -16 для,и-закона;К = ф - 7 для сегментов Кф - К 7, заисключением сегмента Кф по А-закону, величина которого равна 1, а не ф;а = в = 1 для сегментов К 2 - К 7 для обоих 20 законов и для К 1 пои-закону, поэтомуК= 2 (. + 2 + 2 1);-а = в = О, а К =- .1 для сегмента Кф 130 (А-закон), поэтому=2 1,Транслятор по фиг. 1 может вычислятьэтот алгоритм следующим образом,КомпэнДировэнный КОДО-импульсно-,модулированный сигнал, подаваемый навход блока 2, причем самый старший битидет первым и трансформируется в согласу 40 ющем блоке 2, и получе чый 8-битовый компандированный сигнал, содержащий битыв 1 - в 8 (фиг.1) и определяющий Я, К и 1.,последовательно вводится в регистр 1 двумя последовательными пакетами по четыре45 бита в 1 - в 4 и в 5 - в 8.Четыре бита в 1 - в 4 запираются в блоке3 триггеров под управлением первого Синхронизирующего импульса ТР 2 (фиг, 3). Бит знака Я - в 1 подается в выходной блок 11, тогда как 3-битовый сегментный код К = в 2 вЗ в 4 подается на сегментный декодер 7, где декодируется в 1-из-сегментный код, образованный битами5557, 36, 35, 54, ЯЗ, 52, 51, Яна одноименных выходах декодера 7, Этот код Определяет сегменты К по К 7 следующим образом:,Ю В Э В. 9 Ю 1,Вв в 8 а о о,в . 50 кв(и)К 9(А) н К 1К 7 7 6 5 4 3 2 1 О Десятичноезначение К кР У И Ю е И в Р 1 к 1 6, 6 6 И 6 6 1 Ю 1 к 7 1 69 Р 96 7Таким образом, каждый из выходов 5 Ю, 5 1, , 57 декодера 7 активируется для соответствующего одного иэ сегментов Кф, К 1, 10 К 2, К 7 и для этих сегментов выделены десятичные величины К = 6, 2, ., б, 7. Од 1нако, согласно вышеприведенному алгорит- му это неправильно для сегмента Кф по закону А поскольку величина К должна 151 быть равна 1 а не р.Под управлением синхройиэйрующего импульса ТРЗ бит в 1 и выходной код 5 9,115 1, ., 57 декодера 7 запирается в блоке 3 триггеров так, что бит в 1 и 52 - 57 по 1 даются 20 на блок б триггеров, тогда как биты 5 И и 5 11 подаются на арифметический блок 8, который используется для вычислений величин а и в и для вычисления правильной величины К для сегмента К 9 по закону А. На своих 25 выходах а, в, 5 И и 51 блок 8 создает одноименные сигналь./а = 5)+ А;30в = 5 О,5 1 + А); Из этих отношений следует, что как требуетвышеуказанный алгорйтм: а = в = 1 длясегментов К 2-К 7 по обоим законам А и,и,отлйчающимся тем, что А = 0 и А = 1 соответственно,аи в = 0 для сегмента Кф(и-закон) иК 1 (А - закбн); а = в =- 0 для сегмента К 9(А-закон), поэтому приведенные выше сегментные коды меняются.и да 1 от следующие 45изменейные сегментные коды,Таким образом, десятичной величине К =. 1 придано К 6 по А-закону, что и требуется,55Второй пакет битов в 5 вб в 7 в 8, определяющий код ступени 1, вводится в регистр 1. Эти биты запираются в блоке 3 под управ- лением второго сийхронизирующего импульса ТР 2 и после этого запираются в блоке 4 синхронизирующим импульсом ТР 4, Вследствие этого, эти биты в 5 - в 8 подаются на информационные входы умножителя 10.Под воздействием последующего синхронизирующего импульса ТР 5 биты в 1, 8, 51, 52-57, а также а, в на выходах блока 3 и блока 8 запираются в блоке б триггеров, в результате чего бит в 1 подается на блок 11, 5-биты подаются на блок 9 ключей и биты а и в подаются на информационные входы умножителя 10, Измененный код ступени, образованный битами а, в 5, вб, в 7, в 8 и в, теперь вводится в регистр 14 под управлением синхронизирующего импульса ТРС, инвертируется в этой цепи и подается на выходы ячеек этого регистра, Таким образом, на выходах регистра 14 присутствует а, в 5, вб, в 7, в 8 и в.Так, измененный код ступени с инвертированными разрядами запоминается в ячейках РСГ по РС 6 регистра 14,которым даны величины с 2 по 2 соответственно. Как следует из алгоритма, эту величину теперь следует умножить на 2 К длятого, чтобы получить величину 7,Посредством отрицательно направленного синхронизирующего импульса ТРб также биты 59, 51 и 52-57, подаются науправляющие входы соответствующих ячеек РС 11 по РС 18 регистра 15. Таким образом устанавливается соединение междувыходом регистра 14 и вторым выходомячейки РС 11 регистра 15 через число ячеек,равное величине К 1.Под управлением шести синхронизи.рующих импульсов ТР 7, поданных на управляющий вход регистра 14, исинхронизирующих импульсов.ТР 1, поданных науправляющий вход регистра 15, битыв, в 8, в 7, вб, в 5 и а сдвигаются по последовательно соединенным ячейкам регистров14 и 15 и в,первой используемой ячейкерегистра 15 происходит инвертирование.Таким образом, величина, запомненная врегистре 14 инвертируется и умножается намножитель, равный 2, поэтому на выходерегистра 15 появляется двоичное число,Согласно указанному алгоритму дляполучения желаемой величины Г к величине Рнеобходимо прибавить величину с =0 дляЛ-закона, либо величину С =16 для,и -закона.Это выполняется сумматором 12, который уп- равляется тем )е управляющим входом А, чтои блок 8, После этого, результат и бит знака )обьединяются в выходном блоке 11 и:= Г+ с) 2 к - с 1, а не числ э ю еделенияя 2 в выратрансформируются перед подачей на выНа фиг. 2 показан транслятор, выполненный с возможностью транскодирования 13-битового линейного кодо-импульсно-модулированного слова в, 8-битовое компандированное кодо-импульсно-модулированное слово. Соответствующий алгоритм для транс- кодирования 13-битового линейного кодо- импульсно-модулированного слова,содержащего разряды с в 1 по в 13. где бит знака в = в 1, а величинаопределена битами с в 2 по в 13, в 8-битовое компандированное кодо-импульсно-модулированное слово со знаковым битом Я, сегментом К и сту, пенью задается посредством где с = 0 для А-закона;с = 16 для,и -закона;и при К от 9 до 7 и б = 16 сегментов с Кф по К 7, за исключением сегмента КО для А-закона, для которого эта величина равна 1, ф, и для которого также б = О. Для К вь 1яется нижний предел.Транслятор (фиг, 2) может вычислятьтот алгооитм следующим образом,Линейное кодо-импульсно-модулированное слово подается на вход блока 16, причем младший бит подается первым и трансформируется в согласующем блоке 16, а полученное 13-битовое линейное кодо- , импульсно-модулированное слово, содержащее биты с в 1 по в 13 со знаковым битом Я= в 1 и величиной= в 2, , в 13, запоминается в регистре 17. Знаковый бит в 1 подается на выходной блок 26, а биты с в 2 по в 13, определяющие величину ./, последовательно вводятся в регистр 19 под воздействием синхронизирующих импульсов ТР 8 и проходят через сумматор 18, в котором к величине У прибавляется с = 0 или с = 16, в зависимости от преобразования по А-закону или,и -закону что задается управляющим входом А). Таким образом, слово, запомненное в регистре 19, представляет собой измененное входное слово.У+ с, По- сскольку бит в 13 является младшим битом и имеет весовую функцию 2, восемь битов в 2о- в 9 спределяют величину ( + с) 2, которая теперь используется для определения К=-.оцг(Т+ с) 2 Это делается путем ополько наивысшей степени д жении (Г+ с) 2, Наивысшая степень опре деляет нижний предел сегмента,С этой целью входы с в 2 по в 9 ячеек ЯС 1 по ЯС 8 регистра 19 соединяются с декодером 20 сегмента, который трансформирует следующие 8-битовые двоичные входные коды: в 2 вЗ в 4 в 5 в 6 в 7 в 8 в 9 -1 Х Х х Х Х Х Х 6 1 Х Х Х Х Х Х 6 О 1 Х Х Х Х Х 9 И И 1 Х . Х Х Х И 6 6 6 1 Х Х Х О Р 6 6 9 1 Х Х 9 6 Ю 9 И И 1 Х 9 6 9 И 9 6 6 Х где Х имеет произвольную величину, в следующие 1-изсегментные коды, появляющиеся на одноименных выходах декодера 20,30 Декодер 20, например, содержит множество тактированных вентилей И, определяющих булеву функцию в 2; в 2.вЗ; в 2 вЗ,в 4; .в 2 вЗв 4 в 5 вбв 7 в 8, Выход каждого из этих вентилей соединен с соотве 1 ствующим од. ним из выходов 57, ., Я 6 непосредственно и через блок 29 инерторов с остальными.Эти последние выходные клеммы 5 9,Я 1, ., Я 7 декодера 20 связаны с соответству щими сегментами К., К 1, , К 7, которым придаются указанные десятичные величины К Декодер 20 фактически определяет первую 1 в последовательности разрядов в 2-.в 9, за исключением Ко, и игнорирует последующие двоичные величины в этой последовательности. Это означает, что она определяет наивысшие ступени для 2 и не учитываеть более низкие степени, Поэтому каждый из сегментов определяется по его нижнему пределу, К 9 определяется, если все биты в 2 - в 8 являются О, независимо от в 9, поскольку есть уверенность, что речь идет о сегменте 6.Упомянутые выходы Я 6, Я 1, , 57 под; аются на блок 22 триггеров и оттуда на шифратор 25, который транслирует 1-изсегментные коды в 3-битные сегментные коды, которые подаются через блок 24 триггеров на выходной блок 26.1702879 12 Я 9= ЯВ А; 20 30 35 1 =(У+ с) 2 -16 или=(Т+с) 2 Во время описанной операции величина У+ с сдвинулась в регистре 19 на один шаг вправо, поэтому на выходах ее соответствующих ячеек ЯС 1 по ЯС 12 присутствуют биты с в 2 по в 13.Величина ступени 3 = ( + с) 2 - с 3 определена, Десятичну о величину К можно использовать для сегментов КИ (с -закон) и К 2-К 7 (оба закона), но не для К 9 по А-закону, поскольку в этом случае размер ступени равен размеру сегмента К 1, Для того, чтобы это было учтено, выходные сигналы Я р и Я" 1 декодера 20 подаются на блок 21, который выдает на своих выходах ЯИ и Я 1 сигналы Эти выходные сигналы с О по 7 вместе с Яф по Я 7 подаются на управляющие входы блока 28 ключей Яа 4 по Яи)7 соответственно, Как следствие и в зависимости от десятичной величины К, равной 9, 1, ., 7, с выходов ячеек ЯС 12, ЯС 11., С 5 регистра 19 соответственно подаются сигналы на входы регистра 31, Сдвигая содержимое левых ячеек можно получить величину(7+ с) 2Однако, сдвигаются только четыре бита в четырех ячейках регистра 19, поэтому там запоминаются следующие двоичные величины; для КО (и -закон) в 10 в 11 в 12 в 13для,КИ (А-закон) иК 1 (оба закона в 9 в 10 в 11 в 12сдля К 7 (оба закона) вЗ в 4 в 5 вб Таким образом, каждый раз игнорируются предшествующие биты, которые имеют, состояние 9, за исключением последнего, который имеет состояние 1 для сегментов К 9 ( -закон) и К 1-К 7 (оба закона) и состояние И для сегмента К (А- закон), т,е. биты в 9 (Кф, р -закон) и в 8 (К 1, оба закона) по вЗ (К 7, оба закона) имеют состояние 1, тогда как в 8 = 0 (Кр, А-закон). Если не учитывать эти биты; фактически происходит вычитание 1,2 или 0,2 из ве 4 личины, запомненной в регистре 31. Тем самым, эта величина фактически является 4-битовым кодом ступени Содержимое регистра 31 запирается вблоке 23 и затем подается на выходнойблок 26,5 Формула изобретения1. Транслятор импульсно-кодовой модуляции для трансляции сжатого входного слова в линейное выходное слово, содержащий входной регистр, декодер сегмента, 10 блок ключей, выходной блок и,блок синхронизации, первый и второй выходы которого подключены соответственно к входам синхронизации выходного блока и блока кл 1 очей, о т л и ч а ю щ и й с я тем, что, с целью 15 расширения функциональных возможностей за счет выборочного преобразования по А- или,и -закону и упрощение структуры, в него введены согласующий блок, первый - четвертый блоки триггеров, арифметический блок, умножитель и сумматор, управляющий вход которого обьединен с управляющим входом арифметического блока и является управляющим входом трачслятора, выход согласующего блока подключен к входу входного регистра, выходы которого подключены к соответствующим информационным входам первого блока триггеров, выходы которых подключены к соответствующим информационным входам второго блока триггеров, выходы которых подключены к первым информационным входам умножителя, выход которого подключен к информационному входу суммматора, выход которого подключен к первому информационному входу выходного блока, входы декодера сегмента соединены с соответствующими выходами первого блока триггеров, первый выход которого соединен с первым информационным входом третьего блока триггеров, вторые информационные входы и первые и вторые выходы которого подключены соответственно к выходам декодера сегмента, первым информационным входам четвертого блока 45 триггеров и информационным входам арифметического блока, выходы которого подключены к вторым информационным входам четвертого блока триггеров, первый, второй и третий выходы которого подключе ны соответственно к второму информационному входу выходного блока, информационным входам блока ключей и вторым информационным входам умножителя, третьи информационные входы которого подключены к соответствующим выходам блока ключей, вход согласующего блока и выход выходного блока являются соответственно входом и выходом транслятора, первый вход синхронизации умножи теля подключен к первому выходу блокасинхронизации, второй вход синхронизации умножителя объединен с входом синхронизации третьего блока триггеров и подключен к третьему выходу блока синхронизации, четвертый - седьмой выходы которого подключен соответственно к входам синхронизации первого, второго и четвертого блоков триггеров и третьему входу синхронизации умножителя,2, Транслятор по и. 1, о тл и ч а ю щи йс я темчто умнокитель содержит первый и второй регистры сдвига, информационные входы разрядов первого регистра сдвига, кроме первого и последнего, подключены соответственно к первым информационным входам умножителя, информационные входы первого и последнего разрядов первого регистра сдвига подключены соответственно к вторым информационным входам умно- жителя, выход последнего разряда первого регистра сдвига подключен к управляющим входам разрядов второго регистра сдвига, информационные входы которых подключены соответственно к третьим информационным входам умножителя, выход последнего разряда второго регистра сдвига является выходом умножителя, тактовые входы разрядов второго регистра сдвига и первые и вторые тактовые входы разрядов первого регистра сдвига объединены и соответственно являются первым, вторым и третьим входами синхронизации умножителя.3. Транслятор импульсно-кодовой модуляции для трансляции линейного входного слова в сжатое выходное слово, содержащий первый регисто сдвига, первые и вторые выходы которого подключены соответственно к первым и вторым входам декодера сегмента, выходы которого подключены соответственно к первым информационным входам первого блока триггеров, первые выходы которого подключены к соответствующим входам шифратора, первый блок ключей, выходы которого подключены к первым информационным входам выходного блока, выход которого является выходом устройства, блок синхронизации,. первый выход которого подключен к тактовому входу первого регистра сдвига, о тл и ч а ю щи й с ятем, что, с цель о расширения функциональных возможностей за счет выборочного преобразования по А- илй рс -закону и упрощения структуры, в него введены блок инверторов, согласующий блок, входной регистр, сумМатор, второй блок ключей, арифметический 5 блок, второй регистр сдвига, второй и третий блоки триггеров, вход согласующего блока является входом устройства, выход подключен к информационному входу входного регистра, выход которого подключен к 10 информационному входу сумматора, выход, которого подключен к информационному входу первого регистра сдвига, вторые и третьи выходы которого подключены соот-, ветственно к информационным входам вто рого блока ключей, выходы которыхобъединены и подключены к информационному входу второго регистра сдвига, выходы которого подключены к информационным входам второго блока триггеров, выходы ко О торого подключены к информационным входам первого блока ключей, входы синхронизации второго регистра сдвига входного регистра объединены и подключены к,первому выходу блока синхронизации, 25 управляющие входы сумматора и арифметического блока объединены и являются управляющим входом устройства, информационные входы и выходы арифметического блока подключены соответственно к соответствующим выходам декодера сегмента ивторым информационным входам первого блока триггеров, входы блока инверторов обьединены с первыми управляющими входами второго блока ключей и подключены к соответствующим выходам первого блока триггеров, выходы блока инверторов подключены соответственно к вто- рым управляющим входам второго блока ключей, выходы шифратора подключены к информационным входам третьего блока триггеров, выходы котс,ого подключены к вторым информационным входам выходного блока, третий информационный и тактовый входы которого подключены 45 . соответственно к выходу первого разрядавходного оегистра и второму выходу блокасинхронизации, третий, четвертый и пятый выходы которого подключены соответственно к тактовым входам первого и второ- . го блока триггеров, тактовым входам пеового блока ключей и третьего блока триггеров.1702879 ТРР ТР 4 ТРй ТР 7 1 Г .1 1 1 1 1 1 1 1 1 1 1 Редактор А.Лежнина Заказ 4553 Тираж . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 475 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 1 ТРВ