Устройство для приема цифровых сигналов с непрерывной фазовой модуляцией

(9) П 1) 11 А 1 5)5 Н 04 Е 27/20 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ В,У.7 В,ЯВУ ЗЯФ,ЙЗВ,УВЯк7 ВЛУВ,ВУ.Ю,95 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(22) 07.03,89 (46) 07.11,91, Бюл, М 41 (71) Московский авиационный институт им. Серго Орджоникидзе (72) А, Н.Ложкин (53) 621,394,62 (088.8) (56) Авторское свидетельство СССР Ь 1573551, кл. Н 04 1.27/22, 1988. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ЦИФРОВЫХ СИГНАЛОВ С НЕПРЕРЫВНОЙ ФАЗОВОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике и может использоваться для приема и передачи информации. Цель изобретения - повышение помехоустойчивости. Устройство для приема цифровых сигналов с непрерывной фазовой модуляцией содержит блок 1 фаэовой автоподстройки несущей и такто 7 Г,)Х, 97,Л вой частот, генератор 2 опорных сигналов, перемножители 3-6, интеграторы 7-10, инверторы 11-14, блоки 15 и 16 нелинейного суммирования, блоки 17-20 задержки, сумматоры 21-24, вычитатель 25, преобразователи 29-32 сигнала, пятый-четырнадцатый сумматоры, пятый, шестой преобразователи сигнала, решающий блок. Цель достигается введением пятнадцатого-двадцать восьмого сумматоров, пятого-четырнадцатого блоков задержки, девяти полусумматоров, восьми вычислителей априорной вероятности, седьмого-десятого преобразователей сигнала, пятого-восьмого инверторов, второго-двадцать третьего вычитателей, первого-четвертого вычислителей. Устройство по и, 2 отличается выполнением блока вычисления априорной вероятности, 1 з.п,ф-лы, 6 ил.5 Б,59, 77, ВО, В 1, ВФ,В,7, В 2ЛзобратЕЕИе ОТНОСИТ"я К ГсдИОТЕХНИКа И лаже И(аПОЛЬЗОБЯ) ".,Ся )Г" я П 5151 ЕМЯ и ПБОР- дачи инфо(мации,Цель изобретани- Повышение ПОМВ- хоустойчивости.НЯ фиГ, 1-5 прив 8 дана стр/ктурная элзк- ТРИЧВСКЯЯ СХема Г Р 8 ДЛЯГс 8 МОГО УС) РОйства, нг фиг, 6 - схема " Лоа Бь.цисления априорной вероятности,Устройство соде)жег Олок 1 фазовой автопддстрой и несущей и тактовой частот Генератор 2 опореых сиге, алов, первый-четвертый перемножитали 3-6, первый-четвертый иетаграторы 7-".) г ервый-четвертый ин В(1 ртооы 11-14. Пар)Ы, 1)торри блоки 15 и 16 нелинейного сумми рое Яния, первыЧ-Четвертый блоки 17-20 заде;Ки, второй, третий, первый-четвер ый;:умматоры 21-24 первый-четвертый вычитятели 25-28, паовый-четвертый праобраз(лзатели 29-32 сигнала, пятый, шестой вычитатали 33 и 34, первый-четвертый вычисгители 35-38 априорной вероятности седьмой, Восьмой, О/)ИННадцатый ДЕРЕЦЦетый Л 8 СЯТЫЙ Цевятый вычитатели 39.44, первый, второй полусумматоры 45 и 4(, пятыЙ, шестой блоки 47 и 48 задержки, пятый, шестой сумматоры 49 и 50, п 5 Тье, шестой преобраЗОБа ГЕЛ 1 5 а 1 И 52 (Игс;ЯЛЯ с РдЬМОИ ВОСЬМОЙ сумматооы 53 и 54, третий полусумматор 55, пятый-ВосьмОЙ Б. (слит ели 50-59 ЯгрлОрной вер 05 Тности, т)иня,(Цятый, четы)няд" ц а т ы Й, с Р м н я д ц э т .з Й, в О с Р м н я д ц я т ы Й, ШЕСТНЯДЦЯТЫЙ,ЯТ" с 1 дцсТЫЙ ВЫЧИТсТБЛИ бСотвертый пят.Й лрлусуммаг)ры бб и б 7, седьмой, восьмой б Оки 68 и 69 за,цар)хки, Девятый, Деся; ыи:умматоры 7 О, седьмой, Восьмой пеаэГ разователи 72 73 сиГнала, ОДиннЯДЦатый, ДБ 8 нЯДЦсг(ЫЙ/мматооь 74 и 75, .шасгэй гОлчсумматос 76, паовый-че 1.Берт й е уч 1,;слкте)1 р 778 О садь,;рОй и Ол/рмма"Го О 81 три н Я иЯ ый чатырнЯДЦЯтьЙ/и меторы 82, В.:, давят надцатыи., ДБЯДЦеть "л Бы читатели б 4 и 8 О Д 86 Ятый, ДесЯтый блоки Я) и 87 эсДеккл, пятнЯДЦЯтый, шестЯдцаЫЙ сумматоры 88 и 89 Гомнадцатыйа с)осамЯДЦЯ Г Й аум,а торы 9 О и 91, восьмои, девятый полусумма- ТОРЫ 92 и 93, Д= еЯггнеДЦатый, ДБЯДЦсТый сумматоры 94 и 95, одиннадцатый-четырнадцстый блОки (а 1 99 зсц 8 Ржки, дес/)цаГь ш 8 стОЙ с/ммятОГ).,д, двядця "ь г 80 вый, Двадцат )Торой су 1 е)т(л)ы 1)1-1,: 51 я(цлседьмой, шестой уцдивертеры 103-1(5, цвад- ЦатЬ тРЕтИй, ДВаДЦЯ Г с Ч ЗтБЕРтЫЙ СУИ матс РЫ 105 и 1 О 7, цвацца"ь гарвыи вычитаБль 15 Р, ДВЯДЦЗть сРДьмой суммЯТОр 1 С 9., Двадцать ВОсьмоЙ (УмматОР 11),.ЦесзДЦЯ) ь Втоосй Бы" читатель 111, Дее;тть Й, Де сяты) пеобразователи 112 и 113 сигчап;, Дваецат,.- тое"ил Бьцчитатегь 114, ео(;ьм(й иняертор 1 5,двадцаь пятый сумматор 116, решающий блок 117, блоки Вычисления априорной вероятности сОДер:кат блОки 118 и 119 Вычисления нелинейного суммирования, третий, четвертый, первый., второй блоки 120-123 задержки, полусумматор 124, вычитатель 125, преобразователи 126 сигнала, третий, первый, второй сумматоры 127-129.Устройство работает следу)ощим обра- ЗОМ.Входной сигнал у(т) = Я(т) + и 1 = 1,8, представляет собой аддитивную смесь сигналов Яф с Выхода модулятора, обеспечиВающаго М модуляцию с непрерывой фазой (НФМ), длительность которь 1 х Т и белого гауссового шума и) со спектральной плотностью мощности К. НФМ Чл модулятор представляет собой последовательно соедлненнье прадмодуляторный фильтр и ЧМ модулятор, На вход КФМ модулятора поступает последовательность противоположных информационных сигналов, длительность которых равна Т, а номер определяется Влдом передаваемой инфрмации(О или 1), Вид сигнала на Выходе прсдмодуляторного фильтра Я) (или на входе Ч 1 А модулятора) определяется сверткой сигналя . ф и имп/льсного Отклика фильтра 9(т)аг ( Е )1 5 ( Т ) 9 ( т - Т ) б Т,оДлит 8 льность сигналов Г) равна Т+ц, если Т - длительность импульсного отклика передмодуляторного фильтра. Проходя через предмодуляторн ый фильтр, информационные сигнаг ь растягиваются Бо времени, что приводит к появленин) межсимвольной интерференции, При ограничении импульсного отклика временем Т интерферируютЯтОлько сосеДниа сигналы 5 и Ь (т+ Т). Таким образом, при подаче на вход фильтра пОсладОВзт 8 льности информационных сиГ- налов Я ня его выхо,"8 присутствует последовательность сиг Ялов, искаженных межсимвольной интарфаренцией. Поскольку интерфарируют только двя соседних информационных сигналя Б (т), то число различных сигналов на Выходе предмодуля 21 орного 6, ильтоа 2 -.= 4, Вид сиГнала заВисит от пары соседних сигналов Б (1) или, что то же самоа, От информационного перехода- , "1 -" ), Требование н 8 прерывности фазы ЧМ модулятора приводит к тому, что числО сигналоВ на 8 ГО Выходе равно,24 = =8, а Бид сигнала определяется начальной фазой и Видом информационного перехода,:сли К-Й информационный сигнал имелзначение +1(-1), соответствующие аму сиг 690211ЗО алы на выходе НФИ 4 одулсг; :ра - Яф) или Яз(т), 36(1) или Вст), а ДЛЯ (-1 - с;: ответственно Я 2(т) ил 34(т), 37 ил 35 Ц, 1 зи это 1. еслиК-ый момен 1 време.И,ьс-;.ал: а вьходе НФМ модулятора оыл 31(с), то предшествующие ему сигналы на вьяоре НФМ модулятора - Яф) или 38(т), а последующие - 31(т) или 35(т).Если передавался сигнал Яз(т), то предществующие ему сигналы - Яф) или 36(т), а последующие - Яз(с) или Яф). Если передавался сигнал 32 то предшествуощие ему сигналы - 35(т) или 34(т), а последуощие - 38(т) или 34 если передавался сигнал 34(т), то предшествующие ему - 32(т):,ли 3, а последующие - Я или 32(ф), если передавался сигнал 38(т), то предоествуощие ему - 32(т) или 37(т), а послед,"юсГ 1 е - 31(т) или 35(т), если пеоедавался сигнал Ы 1) то преДше твующие ему - 32(т) или Я-;,1), а последующие - 31(т), 35(т), если передавался:игнал 35(и, то предшествующие ему сигналы - 31(т) или 34(1), а ПОСЛЕдуащИЕ Ябс) ИЛИ 32(т) Нако нец, если передавалсл сигнал 37(т), то предшествующие ему сигналы - Яз(1) или 36(т), последующие за ним - ЯВ(Ц ил 4 34(т). Таким образом, последовательность сигналов выхода НФМ модулятора нельзя считаь последовательностью стю 1 Гтичес" независимых равновероятных сигналов и пои ограничении длительное ги иъ;:.,:;,. ного отслика предмодуляторного фил. тра временем Т, последовательность сиг;:,о 3 с) = 1,8, представляет собой лоос ,: ".ородную цепь Маркова второго пор:, с,Вероятость того, чтО на К см ин.ервале времени пеоедавалась +, ":аьна сумме вероятностей приема сигнал в 3,Ц, сосаветствующих передаче +1 (, = ",З,б,Я). а для-1 соответственно 3,(с), , == 2, 4, 5, У. В своа очередь, сами вероятности приема сигнала 31(т),) = 1,8, определяются как произведение условной вероятности Р(Яф принятия сигнала 3(т) в К-й момент воемени на априорные вероятности наличия возможных сигналов 3(т-Т) в прерыдущий (К) и 3(т+Т) в последующие моменты времеи (К+1), Это позволяет записать следующую систему: Р(3 с = 1) = (Р(31)с+ Р(32)с)Р(31)М+,:.,:;Тема определяет алгоритм построения О 1 г;:явного приемника цифровых сигналов с,епрерывной фазовой модуляцией на фон - лого гауссового шума, Для упрощения те.нической реализации приемника систеь; ло: арифмируется, Опорные сигналы 30(с,.=. ",4 представляют собой сигналы 31, Я;,;5 и 34 и синхронизированы с началом: кем:-: последовательности сигналэв 31 ф= 1,ь с помощью блока 1. Б схеме пред;.-" ае; .-. го,ст ".Ойс:ва корреляторы, образо.:, - ,-,з наре: о.кит:,ля:И Ги интеграто,. " .". Обеспечивают вычисление взаи ;коорел ции сигналов на входе пр:";е.с,;а н сг:о,;.,.-ых сигналов. Энергии СИГ:сЬ О. ":.:. =- 1 8, .,ДИНаКОВЫ, ПОЭтОМу вел;: ":., д-.з;:о-циона ьнье логарифма,; а" о;. ео иврнь, вероятностей сигналов 3 И),; ;я.,Ся как.: -= .; у ( т, Яоп(т) сс,= 1,4,где - = : -,3),С 4 г; -, на=хоря "нтегратора 7 пропорцио-але 1, его инверсия на выходе инвертора 11 прогюрциональна Ез, аналогично дляинтегратора 8 - Е 2. инвертора 12 -24, дляинте:-,затора 9 - Л; инвертора 1 З -ф 71, идля инвертора 10 - 76, инвертора 14 -" 28.Бло.си 15 и 16 идентичны и вычисляютвеличины типа п(е+ е ) - г(е - + е ), , , е, = 1,8 Наличие блоков 17-20, 85 и 87, обеспечиваюгцих задержку на время Т, позволяет получ:.1 ть вел 1 чины Ъ(К+1), блоков 47, 48, 68, 69, 96, 99, обеспечивающих задержку на 2 Т, позволяет получить величины Ъ(К), блоков 97 и 90, обеспечивающих задержки на ЗТ и 4 Т соответственно, позволяет получить Ъ(К) и Л(К), который используется в приведенном алгоритме.+ 1 п 21 псй(-- 1-),7Последовательно п)именяя данное то)кдество к приведенной системе, можно получить алгоритм, схема которого представлена на фиг, 1.При синтезе алгоритма работы пр 11611" ника, минимизиру 1 ащега палну 10 ".ероятность ошибки, правило вынесения решения об информационн 1)м символе закл 1 очзется в сравнении разности логарифмов апостериорных вероятностей зтага символа с п: рогомБК ==11 п Р(Я = 1) - 1 п Р(Я 1, = - 1)ОЗ =:-1Блоки 35-38, 51)-5 Я идентичны, сбеспечивают вычисления априорных вероятно стей для сигналов Я 1 ф );1,8 пуем учета Вида возможных предшес) вующих сиг 11 алов Я 1(т-т), ) = 1,8.Таким образом, Б результаге рабсть: Г 1 с алгоритму (1) с учетом гогарифмирования и ,10 применения тождесте 1 а на вцхаде греабразавателя 11 вычислется Величина, прс 1 порциа.нальная логарифму априорной вероятности приема сигналасаответствующега передаче 1, а на выходе преобразователей 113 образу 35 ется 88 личина, пропорциональная лсГариф- му априорной ве)отно:ти приема си:-нага, соответствующего передаче -1. На Выходе ПОЛуСуммаТОра 1 б ВЫЧИСЛЯРТСЯ ВегИЧ 1 на пропорциональная логарифму условной ве- аО роятности приема сигнаг:а Я 11 т), саатв Бтству ющега передаче -1, а на Выходе полусумматора 55 вычисляется Вегичина пропорциональная логарифму условной ВерОЯтности принятия сиГнала Я 1(1), соатВ 8 тст- -"5 вующего передаче +1. Гроходя,врез инвертор 115 и суммируясь В сумматоре 116 с логарифмом условной Вероятности приема +1, вычисляется разность логарифмов условной вероятности 1 ринятия +1 или -" 50 соответственно. Суммируясь с Выходе м 1 "вычитания на выходе сумматора 116, Бцчис ляется величина, равная разности логарифмовв апостериорной вероятности приема +1 или -1, Положительный ил и отри ц атея ь н ы й 55 знак разности, определяемый с помощью решающего блока 117, соответствует случаю, когда апостериарная вероятность си- нала Я 1 (1) больше меньше) апостериарной вероятности сигнала Я (т). Г 1 реабразователи сигна 1 а представгяют )абай устройствас Г 181)8 ДБтО 1 ной фУнкЦией Вида1 х- ху "х) =. 1 п С 1) д .= 1 пФормула лоб,.етения1, Устройство для приема Цифровых сиг- налОВ с непрерыВнОЙ 1 азовай модулЯЦией, садержс 1 Ш 88 перВЫЙ, ВсрОЙ, третий, четВВРты Й Г 18 Р 8 множитВЛ 11, пеРвый, ВТОРОЙ, третий и гетвертый интегратор 1.-;, генератор Опар 11 ь 1 х сиГналоВ, блок фазОБОЙ автОпаДстройки несщеЙ и акоой частот, первыЙ, Бторай 1 реий Четверы Й инверт)рц пер- БЫЙ - Ч 6 ТЫРНБДЦВТЫЙ ";,1 матОРЫ, П 6 РБЫЙ Вычитатель, пРрвый 16 стай пр 60 бразава тели сигнала, первь 1 й - четвертый блоки задержки, первый, Второй блски нелинейного суммирования, реш" ющий блок, выход которого являеся Бь:ходсм устройства, перВЫ 8 ВХОДЫ ПЕРЕМНОЖИТВЛЕЙ ЯВЛЯЮТСЯ входом устройства, Выхадь. перемножителей соединены с сигнальными Входами соатветствуащих .интеграторов, входы сброса которых саедин 8 ны с первым Бьходам блока фазова.,втап)дстрай 1 и несущей и.гь;таво час, - , а Втааье Бхсдь. Пепемнажителей саецинены саг)ТВБсвенка с первым, БО)ЫМ, Т)6: 1, 1 "16 ТББРТЫМ ВЫХОДЗМИ ГБНЕРатара апаокь 1 х с 1 Гналав,инхравхад котОРОГО саед,-6 ч с Выходом б.10 ка фазаВай ББ .Па ,ОЙКИ НеаШРЙ 11 таКТООЙ Частот, и р 11 зтам Быходь Всех интегратарав соедине-ы 000, Ветс Венна с Входами п 80- Богавараго, третьего и четвертага инверторов, о т л и ; Б ю 1 ц 6 с с я тем, чта, с цель 10 ПОЕЫшения ПОМРХОСТОЙЧИВОСТИ УСТРОЙСТВа, Введены пятнс"дца Гыидвадцать Восьмой су 1 ма ар ы, пятый - четырнадцатый блоки задерха;и, первь Й - Дев)тый палусумматоры, ".зрвьй еасьмсй Бычислтели аГ 1- риарнай Берая;нас, седьмсй - десятый прРабразавэгеьи с 1"нага, пятый Восьмой инаертары, Бтааай - ,ГвзрБть треГий вычитатели, перВЫЙ - четьертьй Вычислители, причем выход первого интегратора соединен с Входам первого блока задержки, перВым ВхОДОм первагд блаха нелинеЙнОГО су 11 ми рован ия, пер вьм и Бтарым Входами первого Вычислителя аг риарнай Бероятнс- сти, первым Входы адин;адцатога Бычитателя, П 6 РБЫМ БХСДОМ ЧетвеРТОГО, Г 18 РБЬГМ Входом пятОГО и пе:Вым и Вторым ВхОдами Васьмап) Гычислите 1 я ап 1)исрнай е:ераятнасти, первым и вторы, входами первого вычислителя, первым Входом таинадцатаГО сумматора, п 6 рвым Входам седьмогО пал" усумматара, п 8 рвым Входам ч 8 тВертОГО Вы 1690211 10числителя, первым входом девятнадцатого сумматора и первыми входами восьмого и девятого полусумматоров, а выход первого инвертора соединен с первым входом второго блока нелинейного суммирования, с первым входом второго вычислителя априорной вероятности, первым входом двенадцатого вычитателя, первым и вторым входами третьего, первым и вторым входами шестого и первым входом седьмого вычислителя априорной вероятности, а выход второго интегратора соединен с входом второго блока задержки, с вторым входом первого блока нелинейного суммирования, третьим входом первого, вторым входом второго, вторым входом четвертого и вторым входом пятого вычислителя априорной вероятности, первым входом семнадцатого вычитателя, вторым входом седьмого и третьим входом восьмого вычислителей априорной вероятности, вторым входом седьмого полусумматора, первым входом третьего вычислителя и вторым входом девятого полусумматора и первым входомдвадцатого сумматора, а выход втсрого инвертора соединен с вторым входом второго блока нелинейного суммирования, с третьим входом второго, третьим входом третьего, третьим входом четвертою, третьим входом пятого и третьим входом шестого вычислителей априорной вероятности, первым входом восемнадцатого вычислителя, третьим входом седьмого вычислителя априорной вероятности, первым входом второго вычислителя, первым входом четырнадцатого сумматора и вторым входом восьмого полусумматооа и вторым входом третьего вычислителя, причем выход третьего интегратора соединен с входом третьего блока задержки, третьим входом первого блока нелинейного суммирования, четвертым входом второго, четвертым входом третьего, четвертым входом четвертого, четвертым входом пятого, четвертым входом шестого и четвертым входом седьмого вычислителей априорной вероятности, вторым входом восемнадцатого вычитателя, вторым входом второго вычислителя, вторым входом тринадцатого сумматора, третьим входом седьмого полусумматора, третьим входом третьего и вторым входом четвертого вычислителя, третьим входом восьмого полусумматора и вторым входом двадцатого сумматора, а выход третьего инвертора соединен с третьим входом второго блока нелинейного суммирования, четвертым входом первого, пятым входом второго, пятым входом четвертого и пятым входом пятого вычислителей априорной вероятности, вторым входом семнадцатого вычитате ны соответственно с первыми входами пятого и шестого вычитателей, выходы которых 55 соединены соответственно с первыми входами пятнадцатого и шестнадцатого сумматоров, а выходы первого и четвертого вычитателей через первый и четвертый преобразователи сигнала соединены с вторыми входами пятого и шестого вычитателей, а 10253035 4045 50 ля, пятым входом седьмосо и чегвертым входом восьмого вычислителей априорной вераятности и третьим входом девятого полусумматора, а выход четвертого интегратора соединен с входом четвертого блоказадержки, четвертым входом первого блока нелинейного суммирования, шестым входом второго вычислителя априорной вероятности, вторым входом двенадцатого вцчитателя, пятым и шестым входами третьего, пятым и шестым входами шестого и пятым входом седьмого вычислителей априорной вероятности, третьим входом второговычислителя, четвертым входом седьмого полусумматора, вторым входом четырнадцатого сумматора, вторым входом девятнадцатого сумматора и четвертым входом восьмого полусумматора, а выход четвертого инвертора соединен с четвертым входом второго блока нелинейного суммирования, пятым и шестым входами первого вычислителя априорной вероятности, вторым входом одиннадцатого вычитателя, шестымвходом четвертого, шестым входом пятого и пятым и шестым входами восьмого вычислителей априорной вероятности, третьим входом первого и третьим входом четвертоговычислителей и четвертым входом девятого полусумматора, а выходы первого и четвер ого блоков задержки соединены соответственно с первыми входами первого и четвертого с мматоров и первыми входамивторого и третьего вычитателей; выход первого блока нелинейного суммирования соединен с первыми входами второго и третьего сумматоров, вторые входы которых соединены с выходами второго и третьего блоков задержки соответственно, причем. выходы второго и третьего сумматоров соединены соответственно с вторыми входамивторого и третьего вычитателей, а вторые входы первого и четвертого сумматоров соединены с выходом второго блока нелинейного суммирования, причем первые входы первого . четвертого вычитателей соединены соответственно с выходами первого и четвертого сумматоров, а вторые входы первого и четвертого вычитателей соединены с выходами второго и третьего блоков задержки соответственно, причем выходы второго и третьего вычитателей через второй и третий преобразователи сигнала соедине 1690213выход первого преобразователя сигнала со.единен с первым входам седьмого сумматора, выход второго преаоразавателя сигнала соединен с четвертым входам восьмого сумматора, выход третьего преобразователя сигнала соединен с четвертым входом одиннадцатого сумматора, а выход четвертого преобразователя сигнала соединен с первым входом двенадцатого сумматора, первые выходы первогочетвертога, ПЯТОГО и восьмого вычислителей априорной вероят ности соединены соответственна с первыми входами седьмого вьчитателя, девятогс вычитателя, тринадцатога вычитателя и пятнадцатого вычитателя, а также соответственно с первыми входами первого полусумматора, второго полусумматора, четвертого и пятого полусумматоров, нта рые входы которых соединены соотнетс;- венно с первыми выходами второго, третьего, шестого и седьмого вычислителей априорной вероятности соответственна, Вторые выходы Вто)ага, третьего, шес 1 ОГО и седьмого вычислителей априорной вероятности соединены соответственно с перне)ми входами восьмого, десятого, четь рнадцатаго и . шестнадцатого зычитателей, вторые входы которых соединень соответственно с вторыми выходами галерного, четвертого, пятога и восьмого вычислителей априорной вероятности, выходы восьмого, десятого, четырнадцатого и шестнадцатого вычитате- леЙ через пятый, шестой, девятый и десятый сумматоры соответственна соединены с Входами пятОГО, шестОГО,8 дьмоГО, и вась" мого преобразователей сигнала, выходы которых соединены соответственна с вторыми входами седьмого и восьмого сумматоров, ВыхОды которых соединены с первым и нта" рым входами третьего полусумматора и соответственно с вторыми входами одиннадцатого и двенадцатого сумматоров, выходы которых соединены соответственно с входами шестого полусумматора, причем ВыхОд одиннадцатога егычитателя через пя" тый блок задержки соединен с вторым входом пятого сумматора, а выход двенадцатого вычитателя через шестой блок задержки соединен с вторым входом шестого сумматора, а выход семнадцатого вычитателя через седьмой блок задержки соединен с вторым входом девятого сумматора, выход восемнадцатого нычитателя через восьмой блок задержки соединен с вторым входом десятого сумматора, причем выходы первого, второго и четвертого и пятого полусумматоров соединены соотнетст. венно с третьими входами седьмого, восьмого, одиннадцатого и двенадцатого сумматоров соответственно. а выходи седьмага, денятага, тринадцатага и пятнадцатого вычитателей соединены соатнетс евенно с первыми ВхОдами двадцать первого и двадцать третьего и соответственно двадцать второго и двадцать четвертого сумматоров, причем первые выходы второго и третьего, а также шестого и седьк.ого вычислителей априорной вероятности соединены соответственно с четвертым и пятым входами второго вычислителя и соотнетстненно четвертым и пятым входами четвертого вычислителя, а первые выходы первого и четвертога, а также пятага ивычислителей априорной вероятности соединены соответственно с чертвертым и пятым входами второго и третьеговычислителей, а выходы третьего и шестого полусумматарав через восьмой инвертарсоединены соответственно с первым и вторым входами двадцать седьмого сумматора. выход которого соединен с входом решающего блока, причем выходы первого и второго вычислителей соединены с первым и вторым вхсдами девятнадцатого вычитатля, а выходы третьего и четвертого вычислителей соединены соответственно с первыми вторым входами.днадцатога вычитателя, а выход седьмого полусумматора соединен с вторыми входами пятнадцатого и шестнадцатого сум,зторан, третьи входы которых соединены соогветстненно с девятым и десятым блоками задержки. вход котсрога соединен соответственно с выходамитринадцатого и четырнадцатога сумматоров, а ньходы пятнадцаого и шестнадцатого сумматоров соединены с первыми входами семнадцатого и восемнадцатого сумматоров, вторые входы которых соединены соответственна с выходами девятнадцатога и двадцатого нычитателей, а ныходь. соединены с первыми входами двадцать первого и двадцать нараго вычитателей соответственно, причем выходы девятнадца- ТОГО и дВадцатаГО сумматорОВ чер 83одиннадцатый и четырнадцатый блоки задержки соединен ы с вторыми входами двадцать первого и двадцать второго сумматоров, выходы одиннадцатого и четырнадцатого блоков задержки соатнетственно через пятый и шестой иннерторы еОединены с вторыми входами двадцать тоеътьего и двадцать четвертого сумматоров, третьи входы которых соединены с выходом шестога иннертора, вход которого соединенс выходом двадцать восьмого сумматора, а выходы соединены с первыми входами двадцать седьмого и двадцать восьмага сумматоров соответственно, вторые входы которых соединены соответственна с выходами двадцать пернаГО и дВадцагь БтарОГОвычитателей., а выходы чзргз соответственно девятый и десятый блоки нелинейной обработки соединены с первым и вторым входами двадцать третьего вычитателя, выход котооого соединен; третьим входом 5 двадцать пятого сумматора, а выходы восьмого и девятого полусумматоров через двенадцатый и тринадцатый блоки задержки соответственно соединены с первым и вторым входами двадцать шестого сумматора, 10 выход двадцать восьмого сумматора соединен с третьими входами двадцать первого и двадцать второго. сумматоров, выходы которых соответственно соединены с вторыми входами двадцать первого и двадцать вто рого вычитателей.2. Устоойство по п,1, отл и ч а ю гцеес я тем, что блок вычисления априорной вероятности содержит первый,;торой блоки вычисления нелинейного суммирования, 20 первый - четвертый блоки задержки, полусумматор, вычитатель, преобоазователь сигнала и пеовый - третий сумматоры, причем в:,оы блоков вычисления нелинейного суммлОваипя являются соответственно вторым, третьим, четвертым и пятым входами бло,ы вычисления априорной вероятности, а в,оды первого и второго блоков задержки являются первым и шестым входами блока вычисления априорной вероятности, а выходы третьего сумматора и блока нелинейной обработки являются первым и вторым входами блока вычисления априорной вероятности, а выходы первого и второго блоков вычисления нелинейного суммирования соответственно через третий и четвер-ь й блоки задержки соединены с первьл,ч входами первого и второго сумматоров, вто ые входы которых соединены соответи ве,на с выходами первого и второго блоков задержки, а выходы сумматоров соединены соответственно с входами полусуммагора и вычитателя, выход блока нелинейно д обработки соединен с первым входом третьего сумматора, второй вход которого саед нен с выходом полусумматора,1690211 г,б оставитель Н.Лазарехред М.Моргентал Редактор О.Хрипт Корректор М.Шароши Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Заказ 3827 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР