Устройство сбора данных для цифрового анализатора сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ПЦ О по 168 5 0 01 8 13/2 ОСУДАРСТВЕННЫЙ КОМИТЕТО изОБРетениям и ОткРытиямРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Таллиннский научно-учебный центр.Эстонского научно-производственного обьединения вычислительной техники и информатики(56) Авторское свидетельство СССР М 1409946, 1988.Ваде й., Ро зле г А ЧЧачетоггл гесопзсгнсбоп тесЬп янез аког ргес 1 зоп д 19111 г 1 п 9 озс 1 озсорез Неюецас 1 сагд /онгпа 1, 1988, ч, 39, М. 1, р, 26-31 -."=-:- Сапанкевич В., Стеббинс ЕЛеви.Дж., Крух А, Инструментарн ый компьютер. упрощающий анализ аналоговых сигналов, - Электроника, 1981, т,54, % 18, с, 27 - 38.2 (54) УСТРОЙСТВО СБОРА ДАННЫХ ДЛЯ ЦИФРОВОГО АНАЛИЗАТОРА СИГНАЛОВ (57) Изобретение относится к электроизмерительной технике и может быть использовано в цифровых осциллографах и цифровых анализаторах аналоговых сигналов. Устройство содержит соединительную шину 1, блок 2 управления. согласующие блоки 3 и 4, распределитель 5, аналого-цифровые преобразователи 6 и 7, блоки 8 и 9 буферной памяти, блоки 10 и 11 совпадения, коммутаторы 12 и 13, многофазный генератор 14 и блок 15 запуска и соответствующими связями обеспечивает регистрацию как однократных сигйалов, так и повторяющихся, причем один из двух каналов может использоваться для повышения разрешающей спо- ф собности устройства по времени. 3 ил.5 10 15 20 25 30 35 40 50 55 Изобретение относится к электроизмерительной технике и может быть использовано при разработке осциллографов сцифровой памятью и цифровых анализаторов аналоговых сигналов,Известен осциллограф с цифровым запоминанием формы. исследуемого сигнала.содержащий блок синхронизации, блок автосдвига, нуль-орган, генератор импульсов,цифроаналоговый преобразователь, регистр, оперативный запоминающий блок,цифроаналоговый преобразователь вертикального отклонения, индикатор, адресныйсчетчик, цифроаналоговый преобразователь горизонтального отклонения и счетчикимпульсов.Недостатком известного устройства является невозможность регистрации однократных сигналов,Наиболее близким к предлагаемому потехнической сущности является модульныйосциллограф, содержащий сменный модульсбора данных, содержащий шину для подключения к модульному осциллографу,аналоговое устройство согласования, аналого-цифровые преобразователи, буфер, ную память, состоящую из несколькихблоков, состоящих из нескольких элементов, входной преобразователь, выходноймультиплексор, устройство управленияпараметрами сбора данных, генератортактовой частоты и схему управления аналого-цифровыми преобразователями.Все элементы сменного блока сбораданных управляются при помощи ЭВМ, входящей в состав модульного осциллографа,Схема управления аналого-цифровымипреобразователями представляет собой:мультиплексоры, подключающие к входамсинхронизации аналого-цифровых преобразователей одну из двух фаз тактовой частоты. Устройство управления параметрамисбора данных представляет собой средствадля хранения кодов управления и средствадля управления параметрами элементовструктурной схемы.Применяя указанный осциллограф,можно испОльзовать следующие режимырегистрации данных; регистрацию сигналовпо двум каналам: Регистрацию сигналов поодному каналу с удвоенной частотой отсчетов; регистрацию сигналов по одному каналус удвоенной разрешающей способностьюпо уройню.Алгоритм регистрации повторяющихСясигналов в указанном устройстве не отличается от алгоритма регистрации однократных. сигналов,Недостатком известного устройства является невозможность улучшения разрешающей сг особности по времени выше зна-. чения, соответствующего максимальной частоте отсчетов при регистрации повторяющихся сигналов.Цель изобретения - повышение разрешающей способности по времени при регистрации повторяющихся сигналов,Поставленная цель достигается тем, что устройство сбора. да н н ых для цифрового, анализатора сигналов, содержащее два согласующих блока, первые входы которых являются входами устройства; вторые входы подключены к первому и второму входам блока управления, э выходы - к первому и второму входам распределителя, третий вход которого связан с третьим выходом блока управления, а выходы - с аналоговыми входами первого и второго анэлого-цифровых преобразователей, выходы которых подключены к соответствующим входам двух блоков буферной памяти, выходы которых связаны с соединительной шиной, подключенной к блоку управления, четвертый, выход которого подключен к первому входу блока многофээного генератора, выходы которого связаны с соответствующими входами двух блоков коммутаторов, управляющие входы которых подключены к пятому и шес-. тому выходам блока управления соответственно, э выходы - к синхронизирующим входам первого и второго аналого-цифровых преобразователей и буферной памяти соответственно, седьмой выход блока управления подключен к управляющим входам блоков буферной памяти, введены два блока совпадения, информационные входы которых подключены к выходам первого и второго аналого-цифровых преобразователей соответственно, а управляющие входы- к первому управляющему выходу блока управления, и блока запуска, первый и второй входы которого подсоединены к выходам первого и второго блоков совпадения, тактовый вход которого подключен к выходу первого блока коммутатора, а управляющие входы - к второму управляющему выходу блока управления, восьмой выход которого подключен к одному из входов каждого блока коммутатора, причем эти входы отключены от блока многофэзного генератора выход блока запуска соединен с вторым входом блока многофаэного генератора и входом блока. управления. На фиг. 1 изображена структурная схема устройства сбора данных для цифрового анализатора сигналов, нэ фиг, 2 - структурная схема блока совпадения; нэ фиг. 3 -схема блока запуска. Устройство сбора данных содержит соединительную шину 1, блок 2 управления,1751683 6согласующие блоки 3 и 4. распределитель 5, Аналого-цифровые преобразователи 6 ианалого-цифровые преобразователи 6 и 7, 7 представляют собой параллельные преобблоки 8 и 9 буферной памяти, блоки 10 и 11 разояатели аналоговых значений сигнала всовпадения, блоки коммутаторов 12 и 13, цифровые коды, Моменты выборки аналогоблок многофазного генератора 14 и блок 15 5 вого сигнала определяются тактовыми имзапуска. пульсами, поступающими на стробирующиеСвязи элементов структурной схемы ус- входы преобразователей. В соответствии стройства сбора данных показаны условно, этими импульсами изменяются коды на выОдна линия связи на фиг. 1-3 может озна- ходе аналого-цифровых преобразователей,чать линию как для передачи одного сигна Блоки 8 и 9 буферной памяти описывала, так и для передачи нескольких сигналов, ются как регистры сдвига, которые могутСоединительная шина 1 представляет быть реализованы аппаратно либо как регисобой двунаправленную шину для соедине- стры сдвига, либо как память с произвольния устройства сбора данных с цифровым ной выборки и счетчик адреса. Блокианализатором сигналов, которая объединя буферной памяти работают в одном из двухет шины адреса, данных и управления ЭВМ режимов: записи или чтения, Режим опредецифрового анализатора, По этой шине от ляется сигналом, поступающим на вход разаналиэатора передаются команды на уст- решения записи. В режиме записи поройство сбора данных и отсчеты сигналов в сигналу, поступающему на вход синхрониобратном направлении, 20 зации блока буферной памяти, производятВсеуправлениеустройством сборадан- ся запись в него кода отсчета и переход кных осуществляется по соединительной ши- следующему адресу или сдвиг регистра. Вне 1, Оператор при помощи органов режиме чтения при низком уровне сигналауправления цифрового анализатора сигна- на входе синхронизации блока буфернойлов устанавливает нужные параметры сбо памяти на его выходе появляется код отсчера данных. Далее эти параметры кодируются та, При высоком уровне выход находится ви передаются в устройство сбора данных, выключенном состоянии.Команды управления дешифрируются в Назначение блоков 10 и 11 совпаденияблоке 2 управления. В соответствиисэтими - выработка сигнала совпадения на блоккомандами в блоке 2 управления устанавли 30 запуска при совпадении кода отсчета, приваются коды для управления всеми элемен- ходящего от аналого-цифровых преобразотами структурной схемы, Блок 2 управления вателей, и кода запуска.служит для сопряжения соединительной Блок совпадения содержит счетчик 16 ишины 1 с элементами устройства сбора дан- память 17. Счетчик 16 может работать вных, для хранения кодов управления, де счетном режиме и в режиме параллельнойшифрации сигналов управления, Блок 2 загрузки. управление его режимом и подачауправления состоит из входных и выходных счетных импульсов осуществляются блокомбуферов, дешифраторов и регистров и име управления по командам, приходящим поет устройство, аналогичное блоку управле- соединительной шине 1 от ЭВМ цифровогония параметрами сбора данных прототипа 40 анализатора сигналов. Организация памятиСогласующие блоки 3 и 4 предназначе й х 1, где й - количество разрядов аналоны для обеспечения требуемого входного го-цифрового преобразователя, При подгосопротивления устройства, защиты его от товке к регистрации сигнала счетчик 16перегрузок, усиления или ослабления сиг- переводится в счетный режим, память 17 -налов. Коэффициент передачи согласующих 45 в режим записи. Память 17 заполняется поблоков определяется кодом, поступающим следовательно по всем адресам данными,от блока 2 управления. Согласующие блоки которые определяются следующим обрааналогичны аналоговым устройствам согла- зом; если адрес памяти соответствует кодусования прототипа. запуска, записывается "0", если не соответРаспределитель 5 представляет собой 50 ствует, - "1", При регистрации сигнала счеткоммутатор аналоговых сигналов, управля- чик 16 переводится в режим параллельнойемый кодом, В соответствии с установлен- загрузки, память 17 - в режим чтения. Кодыным на управляющем входе кодом сигнала с выхода аналого-цифровых преобраспределитель соединяет либо каждый со- раэователей через счетчик 16 поступают нагласующий блок со своим аналого-цифро адресные входы памяти 17; При коде сигнавым преобразователем, либо подключает ла, соответствующем установленному кодувходы всех аналого-цифровых преобразова- запуска, на выходе памяти 17 присутствуеттелей к выходу одного согласующего блока, "0", в противном случае - "1". Код запускаРаспределитель устроен аналогично вход- имеет физический смысл уровня напряженому распределителю прототипа, ния запуска,При помощи укаэанного блока совпадения можно фиксировать превышения сигналом уровня запуска, точное совпадениеуровня сигнала и уровня запуска, понижение сигнала ниже уровня запуска, присутствие сигнала в некоторой заранееустайовленной зоне синхронизации,Блоки 12 и 13 коммутаторов служат дляпередачи на входы синхронизации блоков 8и 9 буферной памяти и на тактовые входыаналого-цифровых преобразователей 6 и 7фазы тактовой частоты из сетки фаз, вырабатываемой блоком многофазного генератора 14, а также сигналов выборки блокабуферной памяти при чтении, вырабатываемых блоком управления. Коды на управляющие входы блоков 12 и 13 коммутаторовпоступают из блока 2 управления, куда онизаносятся по соединительной шине 1 припомощи ЭВМ цифрового анализатора сигналов, Информационные входы блоков коммутаторов соединены с выходами блокамногофаэного генератора и одним из выходов блока управления, По этой линии производится синхронизация блоков буфернойпамяти при чтении.Блок многофазного генератора 14 вырабатывает сетку фаз тактоврй частоты, Шагизменения фаэ в сетке - постоянный. Значение частоты задается кодом, установленным в блоке управленияпоступающим напервый управляющий вход генератора,Блок многофазного генератора начинает генерацию по сигналу от блока управления,поступающему также на первый управляющий вход. Этот сигнал формируется блокомуправления по команде ЭВМ анализатора.Остайовка тенератора происходит при поступлении на его второй управляющий входсигнала остановки от блока запуска.Назначение блока 15 запуска - выработка сигнала остановки блока многофазного генератора при выполнении условиязапуска и отсчета установленной задержки,Блок 15 запуска состоит иэ комбинационной схемы 18, счетчика 20 задержки и элемента 19 памяти,Комбинационная схема функционируетв соответствии с таблицей (Х - безразличноесостояние).Активный уровень"выходного и входного сигналов - О, Вход разрешения запуска,.разрешает или запрещает выработку сигналакомбинационной схемой, Вход выборалогйки вводит комбинационную схему в режймлйбо схемы И (запуск при одновремен. ном выполнении условий запуска во всехканалах), либо схемы ИЛИ (запуск при выполнении условия запуска в любом канале)комбинации входных сигналов.5 равления по команде, приходящей по шине 10 1, Во время регистрации при выработке сигнала установки комбинационной схемой 202530 35 40 45 50 55 Ком.инационная схема представляетсобой постоянное запоминающее устройство.Сигнал с выхода комбинационной схемы 18 поступает на вход установки элемента элемент памяти фиксирует это гостояние до окончания регистрации сигнала. Сигнал с выхода элемента памяти поступает на вход разрешения счета счетчика 20, При подготовке к регистрации сигнала в счетчик заносится код задержки, численно равный количеству тактов частоты отсчетов. В режиме регистрации сигнала счетчик работает в счетном режиме. При появлении сигналаразрешения начинается отсчет задержки в реверсивном направлении; При переходесчетчика через 0 на его выходе вырабатывается сигнал остановки блока многофазногогенератора.Аналого-цифровой преобразователь и соответствующие ему блок буферной памяти и блок совпадения образуют канал регистрации, На фиг, 1 изображены 2 каналарегистрации: первый 6, 8, 10 и второй 7, 9, 11,Устройство работает следующим образом.Устройство сбора данных может работать в нескольких режимах регистрации сигналов. При двух каналах регистрации устройство имеет следующие режимы работы: двухканальная регистрация, одноканальная регистрация с двойной частотой отсчетов, одноканальная регистрация повторяющихся сигналов с высоким разрешением по времени.В режиме двухканальной регистрации при помощи распределителя 5 входы каждого аналого-цифрового преобразователя подключаются к выходам раэличйых согласующих блоков. Мультиплексоры 12 и 13 устанавливаются на пропускание одинаковой фазы тактовой частоты, Блок многофазного генератора программируется на установленную оператордм частоту отсчетов, блок запуска - на запуск по любой установленной оператором комбинации выполнения условий запуска в каналах. коды уровней запуска заносятся в блоки совпадения, Устанавливается требуемая задержка остановки регистрации после момента запуска в блок запуска, Устройства согласования программируются на требуе мый коэффициент передачи. На управляю10 20 25 30 35 40 45 50 санный сигнал 55 щем входе блока запуска устанавливаегсч сигнал, запрещающий запуск.После этою по команде, приходящей по соединительной шине 1, посредством блока управления запускается блок многофазного генератора. При этом входные сигналы, приходящие на входы устройств согласования, усиливаются, преобразуются в цифровую форму в аналого-цифровых преобразователях и запоминаются в блоках буферной памяти. После заполнения всето объема блоков буферной памяти начинается их заполнение сначала, регистрация идет непрерывно, Значение установленной в блок запуска задержки сохраняется в ЭВМ цифрового анализатора и эта задержка отсчитывается ЭВМ, По окончании отсчета анализатор присылает команду разрешения запуска, по которой сигнал разрешения запуска поступает на управляющий вход блока 15 запуска. Это делается для того, чтобы к моменту окончания регистрации при любой задержке запуска блоки буферной памяти заполнились на всю свою глубину, В противном случае старая реализация сигнала может перемешаться с новой,После установления сигнала разрешения запускаблока запуска готов к работе и при выполнении условий запуска начинает отсчет задержки, По окончании отсчета задержки блок запуска останавливает блок многофазного генератора. Сигнал остановки генератора через блок управления передается на соединительную шину. Цифровой анализатор принимает этот сигнал и по нему распознает, что устройство сбора данных окончило регистрацию, По этому сигналу ЭВМ выдает команду, запрещающую запись данных в блоки буферной памяти. По этой команде блок управления выдает соответствующий сигнал на вход разрешения записи блоков буферной памяти, Блоки 12 и 13 коммутаторов поочередно устанавливаются на пропускание на выход информационного сигнала, поступающего от блока управления, ЭВМ цифрового анализатора считывает коды отсчетов из блоков буферной памяти, При этом блоком управления вырабатываются синхронизирующие сигналы, которые подаются на вход синхронизацию блоков буферной памяти через блоки коммутаторов. На этом цикл регистрации заканчивается, Цифровой анализатор при помощи встроенной ЭВМ отображает запиВ режиме одноканальной регистрации сдвойной частотой отсчетов распределитель подключает входы обоих аналого-цифровых преобразователей к выходу одного согласующего блока, блоки коммутаторов устанавливаются на пропускание противоположных фаз тактовой частоты, в блоки совпадени: заносятся одинаковые коды уровнязапуска, блок запуска настраивается на запуск по комбинации ИЛИ выполнения условий запуска в каналах, Остальные установкине отличаются от предыдущего режима.При регистрации сигнала поочередноработают два канала регистрации, Результирующая частота отсчетов в связи с этим вдва раза выше частоты,вырабатываемойблоком многофазного генератора,По окончании регистрации отсчеты посоединительной шине поступают в цифровой анализатор, который упорядочивает ихво времени, обрабатывает и отображает.Регистрация повторяющихся сигналовпроисходит за несколько циклов. Количество циклов равно количеству фаз, вырабатываемых блоком многофазного генератора,При подготовке к регистрации распределитель подключает входы йервогой второгоаналого-цифровых преобразователей в выходу первого согласующего устройства,Блок совпадения первого канала программируется на запуск по совпадению кода отсчета и кода запуска, Блоки совпаденияостальных каналов заполняются такимиданными, чтобы выработка сигнала совпадения этими каналами регистрации была исключена, Блок запуска программируется навыработку сигнала запуска по логическойкомбинации ИЛИ выполнения условия запуска в каналах, При такой установке устройство сбора данных запрограммировано назапуск только по первому каналу,В блоке многофазного генератора устанавливается максимальная рабочая тактовая частота. Блоки коммутаторовпрограммируются на пропускание одинаковых фаз тактовой частоты. Производится регистрация сигнала,После ее окончания отсчеты сигнала переписываются в память анализатора, ЭВМанализатора находит в массиве отсчетов момент запуска, По отсчетам, ближайшим кнему, находится направление изменениясигнала в момент запуска (фронт сигнала вмомент запуска), Если этот фронт соответствует установленному операторов, отсчетысигнала сохраняются в памяти анализатора.На этом цикл регистрации заканчивается.Если фронт сигнала не соответствует установленному, цикл регистрации повторяетсяснова,Далее блок коммутатора первого каналарегистрации программируется на пропускание фазы тактовой частоты, отличаЮщейсяот фазы в остальных каналах на один шаг,Цикл регистрации повторяется. В следуюВхо ы зап ска Вход выбора логикиВыход Примечания 1 О Х 0 Х 0 Х 0 0 О О О 0 0 ф1 1 Х 0 Х 1 Х О О Х 1 щем цикле регистрации фазы тактовой частоты устанавливаются отличающимися на два шага. После окончания всех требуемых циклов регистрации в памяти анализатора будет находиться несколько последова тельностей выборок сигнала, Отсчеты с . одинаковыми номерами в разных последовательностях соответствуют фазам сигнала, отличающимися друг от друга на шаг изменения фазы в сетке блока многофазного гене ратора. Жесткая привязка фаз тактовой частоты к сигналу обеспечивается тем, что первый канал регистрации работает как канал синхронизации и запуск происходит только тогда, когда напряжение входного 15 сигнала в момент синхронизации (в момент прихода импульса тактовой частоты на первый аналого-цифровой преобразователь) равно установленному уровню запуска,ЗВМ анализатора упорядочивает отсче ты по времени и формирует однч оеэультирующую реализацию сигнала, с интервалом дискретизации 1/Гй,где Г - частота отсчетов; 25 й - количество фаэ блока многофазного генератора, Формула изобретенияУстройство сбора данных для цифрово го анализатора сигналов, содержащее два согласующих блока, первые входы которых являются входами устройства, вторые входы подключены к первому и второму входам блока управления, а выходы - к первому и вто рому входам распределителя, третий вход которого связан с третьим выходом блока управления, а выходы - с аналоговыми входами первого и втооого аналого-цифровых преобразователей, выходы которых подключены к соответствующим входам двух блоков буферной памяти, выходы которых связаны с соединительной шиной, подключенной к блоку управления, четвертый выход которого подключен к первому входу блока многофазного генератора, выходы которого связаны с соответствующими входами двух блоков коммутаторов, управляющие входы которых подключены к пятому и шестому выходам блока управления соответственно, а выходы - к синхрониэирующим входам первого и второго аналого-цифровых преобразователей и буферной памяти соответственно, седьмой выход блока управления подключен к управляющим входам блоков буфернойпамяти,отличающееся тем, что, с целью повышения разрешающей способности по времени при регистрации повторяющихся сигналов, в него введены два блока совпадения, информационные входы которых подключены к выходам первого и второго аналого-цифровых преобразовате- лей соответственно; а управляющие входы - к первому управляющему выходу блока упоавления и блока запуска, первый и второй входы которого подсоединены к выходам первого и второго блоков совпадения, тактовый вход которого подключен к выходу первого блока коммутатора, а управляющие входы - к второму управляющему выходу блока управления, восьмой выход которого подключен к одному из входов каждого коммутатора, причем эти входы отключены от блока многофазного генератора, второй вход которого связан с выходом блока запуска и входом блока управления,Запуск запрещенУсловия запуска выполненны во всех каналахНет запускаНет запускаУсловия запуска выполнены в одном каналеТо жеНет зап скаСоставитель ехред М,Моргента Тираж Подписное Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5