Устройство передачи данных

(5 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ НЫХ росвязи работке ообщеалам с ель изочивости ойства. АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Московский институт связи .(56) Авторское свидетельство СССРМ 1462507, кл. Н 04 3 27/02, 1986.(54) УСТРОЙСТВО ПЕРЕДАЧИ ДАН(57) Изобретение относится к электи может быть использовано при разаппаратуры передачи дискретных сний по частотно-ограниченным анмежсимвольной интерференцией, Цбретения - повышение помехоустойпри одно временном упрощении устр Устройство содержит на передающей стороне входной согласующий блок 1, сигнальный кодер 2, первый блок 3 буферной памяти, вычислитель 4 быстрого прямого преобразования Фурье, второй блок 5 буферной памяти, блок 6 умножения, блок 7 постоянной памяти, вычислитель 8, вычислитель 9 быстрого обратного преобразования Фурье, цифроаналоговый преобразователь 10, фильтр 11 нижних частот, выходной согласующий блок, а на приемной стороне - входной согласующий блок 13, аналого-цифровой преобразователь 14, адаптивный корректор 15; состоящий из первого блока 16 буферной памяти, первого вычислителя 17 быстрого прямого преобразования Фурье, вычислителя 18, корректи1723671 рующего блока 19, блока 20 сложения, второго блока 21 буферной памяти, второго вычислителя 25 быстрого прямого преобразования Фурье и третьего блока 26 буферной памяти, сигнальный декодер 23 и выходной согласующий блок 24, Цель достигается за счет улучшения свойств сходимости адаптивного корректора, применения Изобретение относится к электросвязи и может быть использовано при разработке аппаратуры передачи дискретных сообщений по частотно-ограниченным каналам с межсимвольной интерференцией.Цель изобретения - повышение помехоустойчивости при одновременном упрощении устройства,Ка чертеже изображена структурная электрическая схема передающей и приемной частей устройства.Устройство содержит на передающей стороне входной согласующий блок 1, сигнальный кодер 2, первый блок 3 буферной памяти, вычислитель 4 быстрого прямого преобразования Фурье, второй блок 5 буферной памяти, блок 6 умножения, блок 7 постоянной памяти, вычислитель 8, вычислитель 9 быстрого обратного преобразования Фурье, цифроаналоговый преобразователь 10, фильтр 11 нижних частот, выходной согласующий блок 12, а на приемной стороне - входной согласующий блок 13, аналого-цифровой преобразователь 14, адаптивный корректор 15, первый блок 16 буферной памяти, первый вычислитель 17 быстрого прямого преобразования Фурье, вычислитель 18, корректиоующий блок 19, блок 20 сложения, второй блок 21 буферной памяти, вычислитель 22 быстрого обратного преобразования Фурье, сигнальный декодер 23, выходной согласующий блок 24, второй вычислитель 25 быстрого прямого преобразования Фурье, третий блок 26 буферной памяти,Устройство передачи данных работает следующим образом.Двоичная последовательность данных поступает с входа согласующего блока 1 на вход сигнального кодера 2, который кодирует в такте/Гм группы побитв кодовые слова длиной М1., а затем в сигналы с синфазной акс и квадратурной акк составляющими, С выхода сигнального кодера 2 поступают комплексные сигналы (ак " акс + +)акк) на вход блока 3 буферной памяти. В блоке 3 буферной памяти формируется вмепомехоустойчивого кодирования, реализации преобразования Гильберта в частотной области, а также за счет переноса операций модуляции - демодуляции, преобразования Гильберта, увеличения - уменьшения частоты дискретизации и ограничения градиента в адаптивном корректоре в частотную область. 1 ил. сте с предыдующей последовательностью данных входная последовательность данных длины 2 й, которая подается на вход вычислителя 4 быстрого прямого преобра зования Фурье (БПФ). После вычисленияБПФ длины 2 й последовательность данных поступает на вход блока 5 буферной памяти, который осуществляет модуляцию входных данных циклическим сдвигом спектра 10 на 2 Й Гн/Гм и увеличивает частоту дискретизации в два раза циклической перестановкой спектра. В блоке 6 умножения .реализуется комплексное умножение длины К последовательности входных данных 15 на первую половину набора коэффициентовпередающего полосового фильтра, которая является спектральной характеристикой этого фильтра, дискретизированной с частотой Ро = 4 Е и поступающей с выхода блока 20 7 постоянной памяти. Вычислитель 8 служитдля формирования входного спектра вычислителя 9 быстрого обратного преобразования фурье (ОБПФ) в соответствии с алгоритмом действительного ОБПФ. После 25 ОБПФ длины 4 М последовательность действительных сигналов длины 4 й поступает через цифроаналоговый преобразователь 10, фильтр 11 нижних частот и выходной согласующий блок 12 в канал связи.30 Ка приемной стороне аналоговый сигнал, поступающий иэ канала связи, подается через согласующий блок 13 на вход аналого-цифрового преобразователя 14, С выхода аналого-цифрового преобразова теля 14 последовательность действительныхданных поступает на вход адаптивного корректора 15, В адаптивном корректоре приемный сигнал поступает на блок 16 буферной памяти, где из действительных 40 сигналов формируется сначала последовательность комплексных сигналов длины 2 й, затем эта последовательность обьединяется с предыдущей в группу по й комплексным данным и поступает на вход 45 вычислителя 17 быстрого прямого преобразования Фурье. С выхода вычислителя 17 БПФ последовательность данных подаетсяна вход вычислителя 18, который выполняет необходимые преобразования входного спектра в соответствии с алгоритмом действительного БПФ. Кроме того, он выполняет преобразование Гильберта в частотной области и уменьшает частоту дискретизации в два раза, Корректирующий блок 19 служит для коррекции линейных искажений и выполняет функцию адаптивного обновления коэффициентов корректора, В блоке 20 сложения происходит суммирование двух наборов дан н ых, поступающих с выходов корректирующего блока 19, что эквивалентно уменьшению частоты дискретизации до Рм, В блоке 21 буферной памяти происходит демодуляция путем циклического сдвига спектра на -2 Й Ен/Ем, После вычислителя 22 ОБПФ комплексные данные поступают на вход сигнального декодера 23, в . котором происходит вычисление ошибки адаптации и декодирование по правилу максимального правдоподобия по алгоритму Витерби. С первого выхода сигнального декодера 23 двоичная последовательность поступает через выходной согласующий блок 24 на выход устройства. С второго выхода сигнального декодера 23 ошибки адаптации поступают на вход вычислителя 25 быстрого прямого преобразования Фурье. С выхода вычислителя 25 БПФ ошибки адаптации поступают на вход блока 26 буферной .памяти, где происходит модуляция и увеличение частоты дискретизации в два раза путем циклического сдвига данных на 2 ЙЕн/Е и потом на второй вход корректирующего блока 19.Формула изобретения Устройство передачи данных, содержащее на передающей стороне последовательно соединенные входной согласующий блок и сигнальный кодер, вычислитель быстрого прямого преобразования Фурье, последовательно соединенные блок постоянной памяти и блок умножения и последовательно соединенные вычислитель быстрого обратного преобразования Фурье, цифроаналоговый преобразователь, фильтр нижних частот и выходной согласующий блок, выход которого является выходом передающей части устройства, а вход входного согласующего блока является входом передающей части устройства, а на приемной стороне - последовательно соединен 20 253035404550 Фурье, выход сигнального кодера соединен с входом первого блока буферной памяти, выход которого подключен к входу вычислителя быстрого прямого преобразования Фурье, выход вычислителя быстрого прямого преобразователя Фурье подключен к входу второго блока буферной памяти, выход которого соединен с вторым входом блока умножения и выходблока умножения подключен к входу вычислителя, а на приемной стороне введены первый блок буферной памяти, вычислитель, последовательно соединенные блоксложения и второй блок буферной памяти, выход которого подключен к входу вычислителя быстрого обратного преобразова- ния Фурье, и последовательно соединенные второй вычислитель быстрого прямого преобразования Фурье и третийблок буферной памяти, выход которого подключен к первому входу корректирующего блока, выход аналого-цифрового преобразователя соединен с входом первого блока буферной памяти, выход которого подклю.чен к входу первого вычислителя быстрого прямого преобразования Фурье, выход первого вычислителя быстрого прямого преобразования Фурье соединен с входом вычислителя, выход которого подключен к второму входу корректирующего блока, оба выхода которого соединены с соответствующими входами блока сложения, а второй выход сигнального декодера подключен к входу второго вычислителя быстрого прямого преобразования Фурье,ные входной согласующий блок и аналогоцифровой преобразователь, первый вычислитель быстрого прямого преобразователя .Фурье, корректирующий блок и последовательно соединенные вычислитель быстрого обратного преобразования Фурье, сигнальный декодер и выходной согласующий блок, выход которого является выходом приемной части устройства, а вход входного согласующего блока является входом приемной части устройства, о тл ич а ющеес я тем,что,с целью повышения помехоустойчивости при одновременном упрощении устройства, в него введены 15 на передающей стороне первый и второйблоки буферной памяти и вычислитель, выход которого подключен к входу вычислителя быстрого обратного преобразования