Аналого-цифровой преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 511 4 Н 03 М 1/26 ОПИСАНИЕ ИЗОБРЕТ СТВУ ОРСНОМУ СВИДЕТ 1) 3760223/24-242) 21.04.846) 23.04.86. Бюл, 9.М.Н 8.8) виде 03 К идете 03 К ельство ССС 13/02, 1980 ьство СССР 13/02,1980.ПРЕОБРАЗО ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение позволяет повыситьбыстродействие аналого-цифровогопреобразователя путем сокращениядлительности такта кодирования иисключения возникающих при этомошибок типа "неправильное включениеразряда" или "неправильное выключение разряда" эа счет использованияизбыточных измерительных кодов. В режиме непосредственного преобразованиявходной аналоговой величины в цифровой код в работе участвуют блок сравнения, цифроаналоговый преобразователь, блок управления, блок выделения разности напряжений, сдвиговый ЯО 1226664 А регистр, блок логических элементов ИЛИ, блок развертки кода, блок приведения кода к минимальной форме. В режиме метрологического контроля участвуют все блоки устройства. По сигналу блока управления записывается единица в старший разряд блока развертки кода и обеспечивается тем самым включение старшего разряда цифроаналогового преобразователя, По следующему сигналу выполняется операция развертки первого разряда цифроаналогового преобразователя. Блок выделения разности напряжений осуществляет линейное преобразование разности первого и суммы второго и (Р+1) -го цифроаналогового преобразователя, где р-параметр используемого избыточного измерительного кода. В случае превышения этой разности значения допустимого предела блок выделения разности вырабатывает признак записи единицы в первый разряд регистра. В конце первого такта происходит сброс в нулевое состояние блока развертки кода. В оставшихся тактах схема работает аналогичным образом. 1 з.п.ф-лы, 5 ил., 2 табл.Таблица 1 Обозначение связи Назначение связи Номер связи 7.1.1 Режим записи БВР 4 2 Режим выдачи БВР 4КС : К 7 1.2 У 2.1 сав1 (с в) У 2,2 У 3.1 БРК , =. О БРКи: = 1 У 3.2 , 7 3.3 У 4.1 У 4,2 У 5,1 У 5.2 7 5,3 БРКЯ: ОРазвертка 24 СинхроимпульсКС;=О 25 ВСЯ 1 КСп = О Управление БЛЭ 26 7 7.1 Разрешение записи вБПМФ 10 У 7.2 Приведение кода к минимальной форме (МФ)СЧ (1-п) :О 1 12Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.Цель изобретения - повышение быстродействия аналого-цифрового преобразователя.На фиг.1 приведена структурная схема аналого-цифрового преобразователя; на фиг.2 и 3 - микропрограмма работы блока управления; на. фиг.4 - закодированный граф микропрограммы; на фиг,5 - функциональная схема блока управления с принудительной адресацией.Аналого-цифровой преобразователь содержит входную шину 1, блок 2 срав. нения (БС), цифроаналоговый преобразователь 3 (ЦАП)блок 4 выделения разности напряжений (БВР), сдвиговый регистр 6 (СР), блок 5 логичесф-. ких элементов ИЛИ (БЛЭ ИЛИ), блок 7 26664 2развертки кода (БРК), регистр 8 (Р),блок 9 логических элементов И(БЛЭ И), блок 10 приведения кода кминимальной форме (БПМФ), блок 11управления, информационные выходныешины 12, контрольные выходные шины13. Блок 5 логических элементов ИЛИсодержит первые входы 14 и вторыевходы 15 и 16. Устройство содержит О также входную шину 17 "Режим работы",Блок 11 управления содержит первыйи второй входы 18 и 19, третьи входы 20, первые выходы 21, шестыевыходы 22, вторые выходы 23, третьивыходы 24, четвертые выходы 25, пя"тый выход 26, седьмой выход 27,четвертый вход блока 11 управленияявляется входной шиной 17 "Режимработы".В табл.1 представлены микрооперации, используемые в микропрограмме1226664 4.в работе АЦП, представлены в табл.2.Таблица 2 Обозначениесвязи Назначение связи омер вязи 17 Выбор режима работы: Х 1 = 1 - режим контроля Х 1 = О - режим непосредственного преобра- зования Х 1 Анализ ответа блока 2сравнения: Х 2 18 АвкХ 2 =О-А с Ах вх ХЗ Анализ состояния блока 4выделения разности: 19 о о- о-Р-ХЗ =1-к = +мР РХЗ =О-"Р Р р Состояние разрядов регистра РГ 8 Х 4 20 Х 4 = 1 - РГ 8 = О Анализ состояния счетчикациклов Х 5 Хб = 1, если Хб = О, если Хб т отказ ш (р отКаъ/Блок 11 управления состоит из блока 28 анализа кода, счетчика 29 циклов, мультиплексора 30, дешифратора 31 состояний, постоянного запоминающего устройства (П.1 У) 32, буферного регистра 33, цифрового коммутатора 34, генератора 35 тактовых импульсов. Блок 28 анализа кода предназначен для анализа состояний разрядов регистра 8 для обнаружения условия шр, гдеозка зр - параметр кода.Цифроаналоговый преобразователь 3 должен быть построен на основе изфбыточных измерительных кодов, к которым относятся: р - коды Фибоначчи, коды "золотой" р-пропорции, а также обобщенные коды Фибоначчи.Если длительность такта аналогоцифрового поразрядного преобразования, выбрать большей или равной сС 1, 1 Логические условия, используемые 3где с - длительность такта кодироТвания аналого-цифрового преобразователя на основе двоичного кода, тов этом случае уравновешивания входного (А ) и компенсирующего (А)аналоговых сигналов, происходит спогрешностью, не превышающей, напри мер, половины младшего разряда ЦАП.Если длительность такта выбратьто уравновешивание Аз мкни Ак происходит неверно, вследствиепоявления ошибок кодирования типа 50 "неправильное включение разряда"или "неправильное выключение разряда".Для аналого-цифровых преобразователей, содержащих в цепи обратной 55 связи ЦАЧ, построенный на основеизбыточных измерительных кодов,появление ошибок кодирования типа5 1 не вызывает нарушение равенства Авх= АкДля того, чтобы при аналого-цифровом преобразовании исключить ошибку кодирования типа "неправильное включение разряда" в процессе уравновешивания Ав сигналом А к вводят асимметрию, заключающуюся в том, что на каждом 1 -м также пораз. рядного кодирования одновременно с 1-м разрядом С весом О включают в общем случае группу некоторых младших разрядов, имеющих суммарный вес ЬЙ ЗначениеЬОД, определяется по формуле=оЬО На основании значений Ь Ях доп синтезируется код К младшихДопразрядов, который запоминается. Если отношение К между весами разрядов используемого кода является числом постоянным, то для формирования в процессе уравновешивания на каждом последующем-м такте кодовой комбинации К осуществляется сдвигодописходной кодовой комбинации Кд, на один разряд вправо.Совместное включение 3 -го игруппы некоторых младших разрядовприводим к тому, что действующийвес 1, -го разряда увеличивается.При этом если разность ЬА = А, - Апредыдущего такта уравновешиваниябыла близка к значению-го разряда, то в текущем такте блок срав, ненйя формирует логический сигнал,вызывающий выключение-го разрядаи дальнейшее уравновешивание ведется разрядами с номерами меньшими 1 .Таким образом, данный подходпозволяет исключить ошибки кодирования типа "неправильное включениеразряда",При преобразовании входной анало.говой величины в код устройством,содержащим ЦАП, построенный на основе классического двоичного кода,обладающего нулевой избыточностью,такая асимметрия процесса уравновешивания принципиально невозможна.В этом случае ошибка кодирования типа неправильное выключение разряда" приводит к тому, что:входнуюаналоговую величину А нельзя уравехновесить сигналом А с точностьюдо младшего разряда цАП. Поэтому226664 Ьрезультат преобразования А в цифровой эквивалент Кв неверный. Еслиалыхцифроаналоговый преобразователь устройства реализовать на основе избыточного измерительного кода, то появляется возможность осуществлятьправильное аналого-цифровое преобразование при ошибках кодирования ти 101520 25 30 35 юа 45 50 55 па неправильное выключение разряда",Введение же асимметрии в процессеуравновешивания позволяет исключитьошибки кодирования типа неправильноевключение разряда". Все это даетвозможность значительно уменьшить время каждого-го такта поразрядного кодирования, При этом на каждом такте уравновешивания нет необходимости осуществлять точное, например, до половины младшего разряда, сравкение входного Аи компенсирующего А аналоговых сигналов.Достаточно на один такт поразрядного уравновешивания отводить время,необходимое для установления переходных процессов в ЦАП и блоке сравнения с погрешностью не более 89Значение 04 зависит от избыточностикода, который используется в ЦАП, иопределяется по формулеоО = 2 к - 1.где К - отношение между соседними членами кода, на основании которого построенЦАП.Для числа Фибоначчи при р=1, например, ( м0,61803) погрешность3 Ц, выраженная в, равнаВЯ = 23,6 Ж,Работа аналого-цифрового преобразователя происходит в режиме метрологического контроля и в режименепосредственного преобразованияаналоговой величины в цифровой код.В процессе метрологического контроля определяется наличие в устройстве отказавших разрядов, номеракоторых заносятся в регистр 8. Отказавшим считается неисправный разряд или разряд, вес которого не соответствует требуемому значению.В режиме непосредственного преобразования входной аналоговой величины в цифровой код в работе участвуют блок 2 сравнения, цифро-аналоговыйпреобразователь 3, блок 1 управления,блок 4 выделения разности напряжений,сдвиговый регистр 6, блок 5 логических элементов ИЛИ и блок 7 разверткикода, блок 1 О приведения кода к минимальной форме.В режиме метрологического контроляучаствуют все блоки устройства. Метрологический контроль аналогоцифрового преобразователя осуществляется на основании определенныхсоотношений между. весами разрядовцифроаналогового преобразователя,выполненного в кодах с иррациональным основанием (коды Фибоначчи икоды "золотой" р-пропорции).В режиме метрологического контроляв первом такте по сигналу блока 11 управления записывается единица встарший разряд блока 7 разверткикода обеспечивает тем самым включение старшего разряда цифроаналогового преобразователя 3. По следующему сигналу выполняется операцияразвертки первого разряда цифроаналогового преобразователя 3. Блок4 вьщеления разности напряжений осуществляет линейное преобразованиеразности первого и суммы второго и (р+1) -го разрядов цифроаналогового преобразователя 3. В случае превы. шения этой разности значения допустимого предела блок 4 выделения разности напряжений вырабатывает признак записи единицы в первый разряд регистра 8. В конце первого такта происходит сброс в нулевое состояние блока 7 развертки кода. На втором такте блок 11 управления записывает единицу вл второй разряд блока 7 развертки кода, обеспечивая тем самым включение второго разряда цифроаналогового преобразователя 3. Далее выполняется операция раэверт-ки второго разряда цифроаналогового преобразователя 3. Так жекак и в первом такте блок 4 выделения разнос ти напряжений вырабатывает соответ. ствующий сигнал,. подаваемый в блок 11 управления. В оставшихся (и) тактах схема работает аналогичным образом, обеспечивая последовательное включение и развертки оставших-. ся (и) разрядов цифроаналогового преобразователя, а также проверку соотношенияЕ Е-а,Е-Р-а (1)Р Р РЕсли на -м такте блок 4 выделения разности напряжений срабатывает первый раэ, то в 1 -й разряд регистра 8 записывается единица, а в остальных разрядах остаются нули. Если.г 10 1520253035 Однако уравновешивание А компенсирующим сигналом ЦАП при наличии отказавших разрядов должно вестись по "медленному" алгоритму. При этом в регистре 6 занесена кодовая комбинация, все разряды которой равны нулю. В случае же применения ускоренного алгоритма результат аналого-цифрового преобразования может быть неверным вследствие потери избыточности ЦАПЗ иэ-за наличия отказавших разрядов. Если в АЦП отсутствуют отказавшие разряды, то кодирование ведется по ускоренному алгоритму. При этом аналого-цифровое преобразование происходит следующим образом. На первом такте пре" образования входной аналоговой величины Ав код К щ по сигналу блока 11 управления устанавливается в единичное состояние старший разряд 40 45 50 55 блок 4 выцеления разности напряжений срабатывает на (+1) такте, то в (1+1)-й разряд регистра 8 записывается единица, а в-й разряд записывается ноль. Запись единицы в последу;ощие разряды и нулей в предыдущие разряды происходит до тех пор, пока не перестанет срабатывать блок 4 вьщеления разности напряжений. Прекращение срабатывания блока 4 свидетельствует о выполнении соотношения (1); Таким образом, в регистре оказываются записаны номера расстроенных разрядов. При наличии отказавших разрядов метрологический контроль заканчивается проверкой возможности правильного преобразования входной величины в цифровой код.Если в процессе метрологическогоконтроля обнаружены отказавшие раэряды, номера которых занесены в регистр 8, то в процессе уравновешивания входного аналогового сигнала Акомпенсирующим сигналом ЦАП А включение этих разрядов запрещается. Кодирование же производится толь ко исправными точными разрядами,Аналого-цифровой преобразователь осуществляет правильное преобразование входной аналоговой величины вцифровой код, если после каждой группы иэ ш(1 с тпрр Р) подряд расположенных отказавших разрядов следует не менее в +1 младших точных разрядов или имеется не более одной группы из ш (ш=р) отказавших разрядов.)1 9.блока 7 развертки кода, а в сдвиговом регистре по сигналу блока 11 уп равления устанавливается кодовая комбинация К 0,.Через блок 5 логических элементов ИДИ кодовые комбинации К и К, выходов сдвигового регистра б и блока 7 развертки кода поступают на вход ЦАП 3, на выходе которого появляется компенсирующий аналоговый сигнал А, = (Я, + Я,), где- вес старшего разряда ЦАП.Сравнение компенсирующего аналого вого сигнала А , и входного аналогового сигнала А производится при помощи блока 2 сравнения. Причем выходной сигнал У этого блока под 3чиняется следующему соотношению При этом если на первом тактеуравновешивания У = О, то (и)-йразряд устанавливается в нулевоесостояние, если же 7 = 1, то (и) -разряд устанавливается в единичноесостояние,На втором такте аналого-цифрового преобразования но сигналу блока 11управления содержимое блока 6 сдвигается на один разряд вправо, в результате чего на выходе сдвиговогорегистра появляется кодовая комбинация К,. Одновременно (и)-йразряд блока 7 развертки кода устанав.ливается в единичное состояние. Приэтом на выходе ЦАП 3 появляется компенсирующий сигнал А . В зависимостиот результата сравнения 7 выходного А и компенсирующего А аналоговых сигналов, (и)-й разряд устанавливается либо в нулевое состояние(У = 0), либо остается в единич-ном состоянии (У = 1). Работа аналого-цифрового преобразователя налюбом 1 -м такте происходит анало- .гично. Процесс непосредственногопреобразования заканчивается на(и+1)-м такте поразрядного кодирования. При этом входной аналоговыйсигнал Ауравновешен компенсирующим сигналом ЦАП А с точностью доединицы младшего разряда ЦАП 3Результат преобразования, сформированный в блоке 7 развертки кода,поступает в блок 10 приведения кода к минимальной форме, поспе чего на,Ф о р м у л а изобретения 1,Аналого-цифровой преобразователь содержащий блок сравнения,первый вход которого является входной шиной, второй вход объединен синформационным .входом блока выделения разности напряжений и подключенк выходу цифроаналогового преобразователя, а выход подключен к первому входу блока управления, первыевыходы которого подключены к управляющим входам блока выделения разности напряжений, выход которогоподключен к второму входу блока управления, вторые выходы которогоподключены к первым информационнымвходам блока развертки кода, третьивыходы подключены к управляющим входам блока развертки кода, выходы которого подключены к соответствующимпервым информационным входам блокалогических элементов И, вторые информационные входы блока разверткикодов объединены с соответствующимивторыми информационными входами бло- ЗОка логических элементов И, третьимивходами блока управления и подключены к соответствующим выходам регистра,входы которого подключены к четвертымвыходам блока управления, пятый выЗ 5 ход которого подключен к управляющему входу блока логических элементовИ, выходы которого являются контрольными выходными шинами преобразователя, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействия,в него введены блок логических элементов ИЛИ, блок приведения кода кминимальной форме, сдвиговый регистр,входы которого подключены к шестым АГвыходам блока управления, выходы -к соответствующим первым входамблока логических элементов ИЛИ,выходы которого подключены к соответствующим входам цифроаналогового пре 50 образователя, вторые входы объединены с соответствующими информационными входами блока приведения кодак минимальной форме и подключены ксоответствующим выходам блока раз вертки кода, выходы блока приведения,кода к минимальной форме являются информационными выходными шинами преобразователя, управляющие входы под 1226664 12ключены к седьмым выходам блока управления, четвертый вход кбторого является шиной "Режим работы".2. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что блок управления выполнен на мультиплек-соре, блоке анализа кода, счетчике, дешифраторе, регистре, цифровом коммутаторе, генераторе тактовых импульсов, постоянном запоминающем устройстве, входы которого подключены к соответствующим выходам цифрового коммутатора, а выходы - к соответствующим информационным входам регистра, управляющий вход которого подключен к выходу генератора тактовых импульсов, выходы с первого по восьмой подключены к соответствующим входам дешифратора, выходы с девятого по одиннадцатый - к соответствующим управляющим входам мультиплексора, выходы с двенадцатого по шестнадца тый - к соответствующим первым информационным входам цифрового коммутатора, выходы с семнадцатого по двадцать первый подключены к соответствующим вторым информационным входам цифрового коммутатора, управляющий вход которого подключен к выходумультиплексора, первый, второй итретий информационные входы которогоявляются соответственно четвертым,первым и вторым входами блока управления, четвертый и пятый входы подключены соответственно к первому ивторому выходам .блока анализа кода,входы которого являются третьими 10 входами блока управления, шестойвход мультиплексора подключен к выходу счетчика, вход которого подключен к первому выходу дешифратора,второй и третий выходы которого яв ляются первыми выходами блока управ"ления, четвертый и пятый выходы которого являются шестыми выходамиблока управления, шестой, седьмой ивосьмой выходы - вторыми выходами що блока управления, девятый и десятыйвыходы - третьими выходами блокауправления, одиннадцатый, двенадцатый и тринадцатый выходы - четвертыми выходами блока управления,четыр надцатый выход - пятым выходом блока управления, пятнадцатый и шестнадцатый выходы - седьмыми выходамиблока управления.226664 ераи По е аическое и оивводственно-и Составитель Ведактор А.СабоТехред В.Кадар Закав 2147/59 Тирак 816ВНИИПИ Государственного коми - по делам изобретений и отк 113035, Москва, Ж, Раущск Корректор А.Ференц а СССРийнаб., д.4 иятие,г.Ужгород, ул.Проектная,4