Следящий аналого-цифровой преобразователь

Союз СоветскиаСоциалистическихРвспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 230580 (21) 2929647/18 21 Кп 3 с присоединением заявки М Н 03 К 13/02 Государственный комитет СССР по делам изобретений и открытийВ.Э.Балтрашевич Ленинградский ордена Ленина электротехническяй институт им.В,И. Ульянова ( Ленина )(54) СЛЕДЯ(1(11 Й АНАЛОГО-ЦИФРОВОЙПРЕОБРАЗОВАТЕЛЬ Изобретение относится к аналогоцифровым преобразователям и может быть использовано в связи, вычислительной и измерительной технике, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.По основному авт.св. 9 805489 известен следящий аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходом цифро-аналогового преобразователя, цифровые.входы которого соединены с выходами соответствующих разряцов реверсивного счетчика, выход блока сравнения соединен с первии входом логического блока, второй вход которого соединенс единичным выходом триггера переполнения реверсивного счетчика, счетные входы триггеров реверсивного счетчика соединены с соответствующими. выходами группы элементов И, первые входы которых соединены с выходами соответствующих разрядов распределителя импульсов, управляющий вход блока сравнения соедияен с первым выходом блока управления, первый вход которого соединен с выходом генератора импульсов, второй вход соединен с выходомлогического блока, второй и третийвыходы соединены соответственно совходами сложения и вычитания реверсивного счетчика, четвертый выходсоединен со вторыми входами группыэлементов И, пятый выход соединенсо входом сдвига вправо распределителя импульсов и с первым входомблока разрешения удвоения, второйвход которого соединен с шестым выходом блока управления, а выход 15 блока разрешения удвоения соединенсо входом сдвига влево распределителя импульсов 1.Недостатком этого преобраэователяявляется большая погрешность преобразования, обусловленная отсутствием коррекции смены направления изменения сигнала. Например, если направление изменения сигнала некотороевремя не менялось, то в результатеповторяющихся ответов блока сравненения шаг квантования растет. Допустим, что на 1-ом шаге образцовый сигнал принял. значение Ч 0 (1)а на (1 + 1) -ом шаге Ч, (1+1)Ч (1),входной сигнал эа это время сменилнаправление изменения н стал ЧЧ (1), т.е. искать входной сигнал (как это делается в известном устройстве) между уровнями Чо (1) и Чо (1 + 1) бессмысленно и, кроме того, этот поиск приводит к потере5 времени и отставанию образцового сигнала от входного, что, в свою очередь, приводит к увеличению погрешности преобразования.. Кроме того, в известном устройст- р ве при большой скорости изменения входного сигнала вб.)иэи границ диапазона возможных изменений значений сигнала возможен выход величины числового эквивалента за границы диапазона, что также увеличивает погрешность преобразования.Цель изобретения - уменьшение погрешности преобразования.Поставленная цель достигается тем, что в следящий аналого-цифровой 20 преобразователь, содержащий первый блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходом первого цифро-аналогового преобразо вания, цифровые входы которого соединены с выходами соответствуюцих разрядоэ реверсивного счетчика, выход первого блока, второй вход которого соединен с единичным выходом тригге- ЗО ра переполнения реверсивного счетчика, счетные входы триггеров реверсивного счетчика соединены с соответствующими выходами первой группы, элементов, первые вхрды ко-.орых соединены с выходами соответствующих разрядов распределителя импульсов, первый выход блока, управления соеди" нен с выходом генератора импульсов, второй вход соединен с выходом первого логического блока, первый и второй выходы соединены соответственно со входами установки режима сложения и вычитания реверсивного счетчика, третий выход соединен со вторыми входами первой группы элементов И, четвертый выход соединен со входом сдвига вправо распределителя импульсов, пятый выход соединен с первым входом блока разрешения удваивания, выход которой соединен со у) входом сдвига влево распределителя импульсов, введены второй блок сравнения, второй цифроаналоговый преобразователь, регистр с дополнительным старшим разрядом переполнения, второй логический блок, вторая и третья группы элементов И,причем первый вход второго блока сравйения соединен с выходом датчика входного сигнала, второй вход соединен с шестым выходом блока управления и с третьим входом первого блока сравнения, а третий вход соединен с выходом второго цифро-аналогового преобразования, цифровые входы которого соединены с выходами соответствующих , б 5 разрядов регистра, выход второго блока сравнения соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом триггера переполнения регистра, а выход соединен с третьим входом блока управления, устачоэочные входы разрядов регистра соедине.ны с выходами соответствующих разрядов реверсивного счетчика и со второй группой входов блока разрешения удваивания, третья группа входов которой соединена с выходами соответствующих разрядов распределителя импульсов, вторые входы второй группы элементов И соединены с седьмым выходом блока управления, при этом выходы разрядов регистра соединены с первыми входами третьей группы элементов И, вторые входы которых соединены с восьмым выходом блока управления, а выходы соединены с установочными входами соответствующих разрядов реверсивного счетчика, девятый выход блока управления соединен с шиной ИНа фиг.1 представлена функциональная блок-схема следящего аналого-цифрового преобразователя; на Фиг. 2 - один из возможных вариантов реализации блока управления.Устройство содержит первый блок 1 сравнения, первый цифроаналоговый. преобразователь 2, реверсивный счете чик 3, первый логический блок 4,первую группу элементов И 5, распределитель 6 импульсов, блок 7 управления, генератор 8 импульсов, блок 9 разрешения удвоения, второй блок 10 сравнения, второй цифроаналого- вый преобразователь 11, регистр 12, второй логический блок 13, вторая и третья группы элементов И 14 и 15, блок 7 управления, содержащий три элемента И 16 - 18, триггер 19, первый и второй дешифраторы 20 и 21, первый и второй элементы 22 и 23 за" держки.Второй логический блок 13 анало-. гичен первому логическому блоку 4. Эти логические блоки предназначены для устранения опасности выхода из режима слежения при работе вблизи границ диапазона. Для этого они при единичном состоянии соответствующего триггера переполнения инвертируют ответ соответстйующего блока сравнения.,Введем следующие обозначения сигналов (Фиг.5):Я; - выход 1-го логического блока,равный единице, если соответствующий образцовый уровеньменьше входного сигнала;(, - 1, если входной сигнал находится выше верхней границыотрезка;ц/ - 1, если входной сигнал находит"ся внутри отрезка;Е; 1, если входной сигнал находится ниже нижней границыотрезка;сигнал от генератора иипульсов;сигнал на выходе первого элемента задержки;сигнална выходе второго элемента задержки 21, если величина образцовогосигнала возрастает, т.е.Б - признак направления;сигнал на 2-ом выходе блока7 управления (фиг.1,2). Тогда получим следующие выражения для сигналов-8(9 У 82 2 -22 2 82(ф2- Е = (шй ) с,Е 2 = ЧМБ) д,;92 ф)б ( 1)Е 7 ("Ч)фЮ 9 2 Е 8 ( ф) ф9На дополнительно введенном регистре и соответствующем цифро-аналоговом преобразователе запоминается предыдущее значение числового эквивалента и соответствующего образцового уровня, сравнение с которым позволяет быстро выявлять смену направления изменения сигнала и тем самым позволяет быстро изменять направление изменения образцового сигнала. При этом, если в известном устройстве уменьшение шага квантования в два раза происходит при первой .же смене ответа блока сравнения, то в предлагаемом устройстве уменьшение, шага происходит только при условии, что сигнал находится между предыдущим и текущим образцовыми уровнями, что значительно повышает вероятность правильного ответа и соответственно уменьшает погрешность преобразования.Кроме того, блок разрешения удваивания шага в известном устройстве работает только на основании ответов блока сравнения, без учета значения текущего числового эквивалента .и значения скорости изменения образцового сигнала, хранящегося на распределителе импульсов, поэтому и возникает воэможность выхода числового эквивалента за границы диапазона возможных изменений входно го сигнала наличие логического блока устраняет опасность срыва процесса слежения. Устранить воэможность выхода можно, если в блоке разрешения удваивания учитывать величину числового эквивалента и скорости изменения образцового сигнала. Так, в устройстве предлагается иметь обнуленными все разряды числового эквивалента более младшие, чем разряд, на который указывает,распраделй- тель импульсов.Как уже отмечалось, регистр 12 служит только для запоминания предыдущего значения числового эквивалента и поэтому, если рассматриватьобразцовые уровни первого 2 и второго 11 цифроаналоговых преобразователей как границы некоторого отрезка, внутри которого находится входной сигнал, то на реверсивном счетчике 3 может храниться код какнижней, так и нерхней границы отрезка. Как уже отмечалось, признакомнаправления является код. Если И=1,то на реверсивном счетчике 3 - кодверхней границы, если И=О,то на реверсивном счетчике 3 - код нижнейграницы.Следует отметить ,что как и визвестном,в предлагаемом устройствев распределителе 6 импульсов запрещен сдниг влево при коде 10 0 исдвиг вправо при коде 001 (непоказано).Устройство работает следующим об- И разом.Предположим, что сигнал начальнойустановки устанавливает признак Ив 1, реверсинный счетчик 3 и распределитель импульсов 6-в состояние 25 001, регистр - в состояние 00(цепи начальной установки на фиг.1не показаны). Так как вначале ипри дальнейшей нормальнойработетриггеры переполнения реверсивногосчетчика 3 и регистра 12 находятсяв нулевом состоянии, то первый 4и второй 13 логические блоки пропускают на свои выходы ответы блоковсравнения без инвертиронания.Вначале каждого такта преобразования по сигналу Е, с шестого выхода блока 7 управления происходитопрос блоков сравнения, сигналы откоторых поступают на второй и третий входы блока управления. В зани О симости от ответов блоков, сравнениявырабатывается, во-первым, сигналЕ или Е , переродящие соотнетственно реверсивный счетчик 3 в режимсложения или вычитания; во-вторых, 45 сигналы Е 2 или Е 8, производящие переписывание информации с реверсивногосчетчика 3 на регистр 12 илй наобо:рот; н третьих, сигналы Е или Е 8,производящие подготовку значения те О кущего шага квантования, так по сигналу Е осуществляется сдниг впраносодержимого распределителя 6 импуль сов, т.е. текущий шаг квантованииуменьшается в два раза; по сигналуЕ 6 блок разрешения .Уднаивания выдаетсигнал сдвига влево н распредели."тель 6 импульсов, если в разряде реверсивного счетчика 3, на которыйуказывает расгределитель 6 импульсов,находится О.60 Если же из-эа большой скоростиизменения сигнала вблизи верхней границы диапазона произойдет переполнение реверсивного счетчика 3, т,е.установится код 100(кодов больших 65 чем 100 быть не может из-за ис 900438пользуемого правила Формиров ания кодов), то из-за единичного состояния триггера переполнения первый логический блок 4 передает на свой выход проинвертированный сигнал первого блока сравнения, процесс же работы остальных блоков преобразовате ля совпадает с описанным процессом. Так как при этом рассматриваемый код может быть переписан (по сигналу Е) в регистр 12, в последнем также предусмотрен разряд переполнения, а сигнал со второго блока 10 сравнения пропускается через второй логический блок 13, аналогичный первому логическому блоку 4.Код, характеризующий величину сигнала, снимается с реверсивного счетчика 3. Определить, является ли этот код нижней или верхней границей отрезка, можно либо с помощьк признака М , либо с помощью кода, снимаемого с регистра 12. Код, снимаемый с распределителя б, импульсов, несет информацию о текущей скорости сигнала и о погрешности преобразования.Формула изобретенияСледящий аналого-циФровой преобразователь по авт.св.е 805489, о т л и ч а ю щ и й с я тем, что, с целью уменьшения погрешности преобразования, введены второй блок сравнения, второй цифро-аналоговый преобразователь, регистр, с дополнительным старшим разрядом переполнения, второй логический блок, вторая и третья группы элементов И,причем первый вход второго блока сравнения соединен с выходом датчика входного сигнала, второй вход соединен с шестым выходом блока управлЕния и с третьим входом первого блока сравнения, а третий вход соединен с выходом второго цифро-аналогового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов регистра, выход второго блока сравнения соединен с первым входом второго логического блока, второй вход, которогосоединен с единичным выходом триггера переполнения регистра, а выход соединен с третьим входом блока уп равления, установочные входы разрядов регистра соединены с выходамивторой группы, первые входы которых соединены с выходами соответствующих разрядов реверсивного счетчика и со второй группой входов блока разрешения удваивания, третья группа входов которой соединена с выходами соответствующих разрядов распределителя импульсов, вторые входы второй группы элементов И соединеныс седьмым выходом блока управления, при этом выходы разрядов регистра соединены с первыми входами третьей группы элементов И,вторые входы которых соединены с восьмым выходом блока управления, а выходы соединены с установочными входами соответствующих разрядов реверсивногосчетчика, девятый выход блока управления соединен с шиной ННсточники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССРР 805489, кл, Н 03 К 13/02, 08.09.79.900438 Составитель Л,ВеляеваРедактор И.Пушненкова Техред А.Вабинец Корректор М.Демчик 3 з 1 9 сное ака 4 ал ППППатентф, г.ужгород,ул,лро1 2204/74 Т ВНИИПИ Госу по дел 113035,Иоскираждарствам изо ва,Ж 53 Подпи нного комитета СССР ретений н.открытий 5, Раушская иаб., д