Устройство для сопряжения цифровой вычислительной машины с внешними устройствами
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1211744
Автор: Бордыков
Текст
(71) Специальное проектно-конструкторское бюро средств автоматизации нефтедобычи и нефтехимии "Нефтехимпромавтоматика"(56) Авторское свидетельство СССР Р 746491, кл. С 06 Р 3/04, 1980.Авторское свидетельство СССР У 849190, кл. С 06 Р 3/04, 1981.ЭВМ "Электроника" 15 ВМ. Техническое описание 2.791.004 ТО.152, 154, рис. 40, 41, 1977.с,(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ВНЕШНИМИ УСТРОЙСТВАМИ (57) Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЭВМ, имеющих единый канал обмена информации, например ЭВМ "Электроника" с внешними устройствами пользователя. Основной задачей изобретения является упрощение устройства и повышение его быстродействия. Устройство содержит группу приемонередатчиков, регистры адреса, дешифраторы адреса, формирователь одиночных импульсов, тригге- с ры, элементы ИЛИ, элементы запрета, счетчик импульсов, регистр защиты, группы элементов И, блок прерываний элементы НЕ, группу блоков связи. 1 з.п. ф-лы, 5 ил.1211 Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЭВМ, имеющих единый канал обмена информации (ин- терфейс типа канал), например ЭВМ 5 "Электроника" с внешними устройствами пользователя.Целью изобретения является упрощение устройства и повышение его быстродействия.На фиг.1 представлена структурная схема устройства; на фиг.2 - пример технической реализации блока прерываний; на фиг.3 - временные диаграме мы работы устройства в режиме Ввод ; 15 на фиг,4 - временные диаграммы в режиме "Вывод"; на фиг.5 - временные диаграммы в режиме прерывания программы,20 В состав устройства (фиг.1) входят процессор 1, канальные шины 2,содержащие группу двунаправленныхщин адреса. - "Данных КДА", количество которых равно разрядности процессора, шину синхронизации активногоустройства "КСИА", шину ввода данныхв ЭВМ "Кввод, шину вывода данных изЭВМ во внешнее устройство "Квывод",шину обращения ко внешнему устройству "КВУ", шину синхронизации пассивного устройства "КСИП", шину требования прерывания КТПР" и шину предоставления прерывания "КППР", группаприемопередатчиков 3, количество ко35торых равно количеству шин КДА ,каждый приемопередатчик 3 содержитпередающий ключ 4 и приемный ключ 5(по отношению к ЭВМ), регистр 6 адреса первый дешифратор 7 адреса, втоУ40рой дешифратор 8 адреса, формирователь9 одиночных импульсов, триггер 10,элемент ИЛИ 11, элемент ИЛИ 12, элементы И 13 и 14, элемент ИЛИ 15,элемент 16 запрета, счетчик 17 импульсов, шина 18 тактовых импульсов45"ТИ", элемент И 19, группа шин 20данных, количество которых равно разрядности процессора, первая группа 21адресных шин, вторая группа 22 адресных шин (произведение количествашин в группе 21 на количество шин вгруппе 22 не должно быть меньше общего количества возможных адресов вустройстве), шина 23 "Ввод", шина 24"Вывод", шина 25 разрешения формирования сигнала "СИП", группа шин 26"Готовность", количество которых равно количеству возможных внешних пре 744 2рываний, элементы И 27 и 28, регистр 29 защиты, группа элементов И 30, количество которых равно количеству шин 26, блок 31 прерываний, элемент И 32, элемент. НЕ 33, группа элементов И 34, количество которых равно количеству шин 26, группа элементов И 35, количество которых равно разрядности двоичного кода адреса вектора прерывания, к блоков 36 связи, в состав каждого из которых входят регистр 37 приема, регистр 38 передачи (по отношению к внешнему устройству), элементы И 39-41, элемент НЕ 42, группа элементов И 43, количество которых равно разрядности регистра 38 и не превышает разряднос- ти процессора, триггер 44 готовности, группа шин 45 для подачи информации на входы регистра 38, шина 46 для управления записью информации в регистр 38.Блок 31 прерываний (фиг.2) содержит коммутатор 47, триггеры 48 и 49, элемент И 50, счетчик 51 импульсов, группу входных шин 52, группу выходных шин 53, входные управляющие шины 54 и 55, тактовую шину 56 и выходную шину 57.Устройство для сопряжения работает следующим образом.Объединение выходов элементов, например группы элементов И 34 с группой элементов И 43 и группой элементов И 35 на группе шин 20 данных или элементов НЕ 42 и 43 на шине 25 достигается за счет того, что в качестве элементов, выходы которых ооъединяются, применяются, например, ключи с открытым коллекторным выходом и общей нагрузкой или специальные шинные усилители с тремя состояниями: единица, ноль, обрыв. На фиг.1 изображен один блок 36 связи, но количество их может быть достаточно большим, ограничиваясь количеством возможных адресов в ЭВМ и нагрузочной способностью передатчиков 4. Для увеличения коэффициента разветвления по выходу передатчиков 4 в качестве входных элементов регистров 37 можно применять КМОП- ключи, например микросхемы К 176 ПУЗ, которые обладают большим входным сопротивлением и одновременно могут выполнять роль входных фильтров, повышая тем самым помехоустойчивость обмена информации. В состав блока 36связи входят регистры 37 и 38 и триггер 44 готовности, хотя в другом конкретно взятом блоке связи отдельных .узлов может не быть.В режиме "Ввод", основные временные диаграммы которого представлены на фиг.3, информация с блока 36, а точнее с регистра 38 передается в процессор 1. Цикл ввода начинается с появления на шинах "КЦА"кода адреса выбранного блока 36 и одновременного появления на шине "КВУ сигнала, который несет информацию о том, что данный адрес на шинах "КДА" относится к внешним устройствам. Далее (с задержкой порядка 300 нс) на шине "КСИА" появляется сигнал, передний фронт которого воздействует на синхровход Д-триггера 10, на Д-входе которого в этот момент времени присутствует сигнал с шины "КВУ". На нулевом входе его присутствует нейтральный потенциал, не влияющий на работу триггера 10. Таким образом информация с Д-входа по переднему фронту сигнала с шины "КСИА" перепи-сывается на выход триггера 10, изменяя его состояние. Это изменение потенциала на выходе триггера 10 воздействует на вход записи регистра адреса 6, в который с шин "КДА" записывается код адреса выбранного внешнего устройства, и одновременно разрешающий потенциал подается на стробирующие входы дешифраторов 7 и 8 адреса. Далее (через время порядка 100 нс) с шин "КДА" снимается адрес, очищается шина "КВУ", вырабатывается сигнал на шине "Кввод", сигнализируя о том, что процессор 1 готов принять данные от блока 36 и ожидает поступления сигнала на шине "КСИП". Одновременно код адреса с выходов регистра 6 поступает на входы дешифраторов 7 и 8, на выходах которых появляются позиционные коды, соответствующие старшей и младшей части кода адреса на выходе регистра 6, Таким образом, дешифраторы 7 и 8 осуществляют не полную дешифрацию кода адреса и поэтому на одной шине иэ группы шин 21 и на одной шине из группы шин 22 появляются единичные уровни, которые поступают на входы элемента И 39.Совпадение единичных уровней на входах элемента И 39 происходит потому, что в настоящий момент в регистре 6 записан адрес именно этого блока 36. С выхода элемента И 39 единичный 5 10 15 20 25 30 35 40 45 50 55 уровень поступает на вход элемента И 41 и вход элемента НЕ 42. Единичный уровень с выходатриггера 10 поступает на вход элемента И 13, на другом входе которого присутствует единичный уровень сшины "Кввод". Сигнал с выхода элемента И 13 поступает через шину 23 "Ввод" на первый вход элемента И 41, а также на вход элемента ИЛИ 15 и вход элемента ИЛИ 11. На запрещающем втором входе элемента запрета 16 присутствует нулевой уровень с выхода элемента НЕ 42, который разрешает прохождение импульса с выхода элемента ИЛИ 15 через элемент запрета 16 на вход элемента ИЛИ 12. Единичный уровень с выхода элемента И 41 поступает на входы группы элементов И 43, разрешая прохождение информации с выходов регистров 38 на группу шин 20 данных и далее на входы приемных ключей 5. Единичный уровень с выхода элемента ИЛИ 11 разрешает прохождение информации через приемные ключи 5 на шины "КДА". Единичный уровень с выхода элемента ИЛИ 12 поступает на установочный вход счетчика 17 импульсов, который находился в нулевом состоянии под постоянным воздействием нулевого потенциала. Снятие запрета приводит к тому, что счетчик 17 начинает считать входные импульсы, непрерывно поступающие на его счетный вход, Через определенное время появляется сигнал на втором выходе счетчика 17, а затем на первом его выходе, который соединен с шиной "КСИП", Процессор 1 принимает сигнал с шины "Кввод", Снятие сигнала с шины "Кввод" приводит к закрыванию элементов И 13 и 41 и далее группы элементов И 43 и группы приемных ключей 5. На установочном входе счетчика 17 появляется нулевой потенциал, переводящий счетчик 17 в нулевое состояние, снимая тем самым сигнал на шине "КСИП" и завершая операцию передачи данных. Процессор 1 снимает .сигнал с шины "КСИА". По заданному фронту формирователь 9 формирует короткий импульс, который поступает на установочный вход триггера 10 и переводит его в исходное нулевое состояние, завершая тем самым канальный цикл "Ввод". В случае неисправности выбранного блока 36 или при его отсутствии на шине 26 находится единичный уровень илисостояние обрыва линии, что приводит к замещению прохождения сигнала через элемент запрета 16 на установочный вход счетчика 17, На шине "КСИП" сигнал не формируется и (через время порядка 10 мкс после выработки сигнала на шине "Кввод") процессор 1 переходит к обслуживанию внутреннего прерывания по ошибке об ращения к каналу. Таким образом, достаточно простыми средствами осуществляется контроль наличия (исправности) выбранного внешнего устройства.Основные временные диаграммы ре жима "Вывод" изображены на фиг.4. В этом режиме информация с процессора 1 записывается,. например, в регистр 37 блока 36. Цикл вывода информации начинается также с появления на ши нах "КДА" кода адреса выбранного блока.36 и одновременного появления на шине "КВУ" соответствующего сиго нала. По переднему фронту сигнала с шины "КСИА" триггер 10 переходит в 25 единичное состояние, происходит запись кода адреса в регистр 6 адреса, и на стробирующие входы дешифраторов 7 и 8 подается разрешающий потенциал. Единичные уровни с выходов де О шифраторов 7 и 8 через шины 21 и 22 поступают на входы элемента И 39 выбранного блока 36. Процессор 1 снимает адрес с шин "КДА" и очищает шину "КВУ".-Далее процессор 1 помещает на шины "КДА" данные и (с задержкой порядка 100 нс) вырабатывает сигнал на шине "Квывод" который через элемент И 14Э. 40 и через элемент ИЛИ 15 поступает навход элемента запрета 16, а также разрешает прохождение информации через группу передающих ключей 4 на группу шин 20 данных. Единичный уровень с выхода элемента Ы 39 поступа 45 ет на вход элемента И 40 и вход элемента НЕ 42, на выходе которого появляется нулевой (разрешающий) потенциал, поступающий через шину 25 на запрещающий вход элемента 16 запрета. Сигнал с выхода элемента ИЛИ 15 через элемент запрета 16 и элемент ИЛИ 12 поступает на установочный вход счетчика 17, давая ему разрешение на счет импульсов. Через определенное время, регулируемое коэффициентом пересчета счетчика 17, на первом выходе его появляется единичный уровень, который через элемент И 19 поступает на шину 24 "Вывод" и далее на первый вход элемента И 40. К этому моменту времени на группе шин 20 данных должны закончиться все переходные процессы и переключиться КМОП-ключи на входах регистра 37, которые имея более низкое быстродействие, чем основные элементы, и большое входное сопро; тивление, допускают значительное удаление внешних устройств без применения специальных кабелей связи, а также значительно увеличивают допускаемое их количество. При удалении внешних устройств КМОП-ключи необходимо также включать и на входах приемных ключей 5, которые соединены с группой шин 20 данных.Изменение потенциала на выходе элемента И 40 разрешает запись информации с шин 20 данных в регистр 37.Затем на первом выходе счетчика 17 появляется сигнал, поступающий на шину "КСИП". Процессор 1, получив этот сигнал, очищает шину "Квывод что приводит к снятию сигнала на шине КСИП, и затем снимает информацию с шин "КДА" и очищает шину КСИА". По окончанию импульса на шине "КСИА" формирователь 9 вырабатывает импульс небольшой длительности, который возвращает триггер 10 в исходное запрещающее состояние. Наи 1 Ф этом заканчивается цикл Вывод Контроль наличия блока 36 происходит аналогично описанному.Прерывание программы процессора1 происходит следующим образом.Блоки 36 связи, способные вызвать прерывание программы процессора 1, имеют триггер 44 готовности. Переход его в единичное (активное) состояние происходит одновременно с записью информации в регистр 38 по сигналу с шины 46. Единичный потенциал с выхода триггера 44, несущий информацию о том, что блок 36 готов к передаче данных, поступает на одну из шин 26 группы и далее на вход одного из элементов И 30 группы и на вход одного из элементов И 34 группы, Сигналы с разных триггеров 44 готовности имеют разную приоритет7ность, Наивысший приоритет у сигнала, поступающего на Вход первого,элемента И 30 из группы, который на.фиг.1 изображен сверху, далее сверху-вниз приоритетность убывает.Регистр 29 защиты служит для разрешения или запрета прохождения сигналов прерывания от тех или иных триггеров 44 готовности. Для реализацииэтой функции в регистр 29 защиты вцикле "Вывод" записывается код защиты, который поступая на вторыевходы группы элементов И 30, разрешает или запрещает прохождениесигналов от триггеров 44 готовностина входы блока 31 прерываний. Приполном запрете прохождения всехсигналов через группу элементов И 30процессор 1 может считывать состояние триггеров 44 в цикле "Ввод" через группу элементов И 34. Для этого выбирается необходимый адрес,покоторому срабатывает элемент И 27,и далее по сигналу на шине Квводсигнал с выхода элемента И 32 разрешает прохождение информации с выходов триггеров 44 на группу шин 20данных и далее на шины "КДА". Низкий потенциал на выходе элемента НЕ33 разрешает формирование сигнала нашине "КСИП".Если прерывания разрешены, топотенциалы с выходов триггеров 44поступают на группу входов 52 блока31 (фиг.2). Далее инициативные сигналы поступают на входы коммутатора47. Триггер 49 находится в разрешающем состоянии,.и тактовые импульсыс шины 56 через элемент И 50 поступают на вход счетчика 51, Код с выхода счетчика 51 поступает на адресные входы коммутатора 47, которыйпоследовательно переключает шины 52на вход триггера 48 и вход триггера 49. При появлении инициативногосигнала на одном из входов коммутатора 47 этот сигнал в момент равенства кода счетчика 51 номеру этоговхода появляется на его выходе ипереводит триггер 49 в запрещающеесостояние, а триггер 48 переводит вединичное состояние, которое поступит на шину "КТПР". Далее процессобработки сигнала прерывания происходит аналогично описанному, заисключением того, что триггер 49возвращается в исходное разрешающеесостояние по любому сигналу на шине23 "Ввод", 1211744 5 1 О 15 20 25 30 35 40 45 50 55 Формула изобретения1. Устройство для сопряжения цифровой вычислительной машины с внешними устройствами, содержащее группу приемопередатчиков, регистр адреса, регистр защиты, триггер, первый дешифратор адреса, шесть элементов И, три элемента ИЛИ, элемент НЕ, к блоков связи, причем каждый блок связи содержит регистр приема, регистр передачи, триггер готовности, три элемента И, элемент НЕ,при этом первые информационные входы-выходы приемопередатчиков группы подключены к информационной шине цифровой вычислительной машины, информационный вход регистра адреса подключен к адресному выходу цифровой электронновычислительной машины,синхровход триггера подключен к выходу синхронизации цифровой вычислительной машины, информационный вход триггера подключен к выходу обращения к внешнему устройству цифровой вычислительной машины, первые входы первого и второго элементов ИЛИ подключены к выходу предоставления прерывания цифровой вычислительной машины, первые входы первого и второго элементов И подключены к выходам разрешения ввода и вывода цифровой вычислительной машины соответственно, причем в каждом блоке связи информационные выходы регистра приема и входы регистра передачи подключены к информационным входам и информационным выходам внешнего устройства соответственно, вход записи регистра передачи соедйнен с единичным входом триггера готовности и подключен к управляющему выходу внешнего устройства,. при этом вторые информационные входы-выходы приемопередатчиков группы соединены с информационными входами регистра защиты и регистров приема к блоков связи, первая группа выходов регистра адреса соединена с информационными входами первого дешифратора адреса, группа выходов которого соединена с первым входом третьего элемента И и первыми входами первых элементов И к блоков связи, выход триггера соединен с входом записи регистра адреса, стробирующим входом первого дешифратора адреса и вторыми входами первого и второго элементов И, выход второго элемента И соединен с первыми раз 1211144решающими входами приемопередатчиков группы, первым входом третьегоэлемента ИЛИ и первым входом четвертого элемента И, выход которогосоединен с первым входом пятогоэлемента И и первыми входами вторыхэлементов И к блоков связи, выходпервого элемента И соединен с вторыми входами первого и третьегоэлементов ИЛИ, первым входом шестого элемента И и первыми входамитретьих элементов И к блоков связи,выход первого элемента ИЛИ соединен с вторыми разрешающими входамиприемопередатчиков группы, выходтретьего элемента И соединен с входом элемента НЕ и вторыми входамишестого и пятого элементов И, выход пятого элемента И соединен свходом записи регистра защиты, приэтом в каждом блоке связи выходпервого элемента И соединен с входом элемента НЕ и вторыми входамитретьего и второго элементов И, выход второго элемента И соединен свходом записи регистра приема, выходтретьего элемента И соединен с нулевым входом триггера готовности, о тл и ч а ю щ е.е с я тем, что, с целью упрощения устройства, в неговведены второй дешифратор адреса,формирователь одиночных импульсов,элемент запрета, счетчик импульсов,блок прерываний, три группы элементов И, а в каждый блок связи введена группа элементов И, причем счетный вход счетчика импульсоь является тактовым входом устройства,первый разрядный выход счетчика импульсов подключен к входу синхронизации цифровой вычислительной машины, выход требования прерывания блока прерываний подключен к входу требования прерывания цифровой вычислительной машины, при этом выходырегистра защиты соединены с первымивходами элементов И первой группы,выходы которых соединены с информационными входами блока прерываний,информационные выходы которого соединены с первыми входами элементов Ивторой группы, вторые входы которыхсоединены с первым входом первогоэлемента ИЛИ и входом сброса блокапрерываний, установочный вход которого соединен с выходом первогоэлемента И, выход шестого элемента И соединен с первыми входамиэлемента И третьей группы, выходы, устройства. 40 45 50 55 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок прерываний содержит коммутатор, счетчик, два триггера, элемент И, причем группа информационных входов коммутатора образует информационные входы блока, группа выходов счетчика соединена с управляющими входами коммутатора и образует информационные выходы блока, выход первого триггера является выходом требования прерывания блока, нулевой вход первого триггера является входом сброса блока, единичный вход второго триггера соединен с установочным входом счетчика и является установочным входом блока, первый вход элемента И подключен к тактовому входу блока, при этом в. блоке прерываний выход 5 1 О 15 20 25 30 35 которых и выходы элементов И второйгруппы, а также выходы элементов Игруппы к блоков свяэи соединены совторыми информационными входами-выходами приемопередатчиков группы,выход формирователя одиночных импульсов соединен с нулевым входомтриггера, выход третьего элемента ИЛИсоединен с первым входом элементазапрета, выход которого соединен свторым входом второго элемента ИЛИ,выход которого соединен с входомустановки счетчика импульсов, второй разрядный выход которого соединен с вторым входом четвертого элемента И, выход триггера соединен сстробирующим входом второго дешифратора адреса, вторая группа информационных выходов регистра адреса соединена с информационными входамивторого дешифратора адреса, выходкоторого соединен с вторым входомтретьего элемента И и вторыми входами первых элементов И к блоков связи, выходы триггеров готовности кблоков связи соединены с соответствующими вторыми входами элементов Ипервой и третьей групп, выход элемента НЕ и выходы элементов НН кблоков связи по схеме монтажногоИЛИ соединены с вторым входом элемента запрета, при этом в каждомблоке связи выход третьего элемента И соединен с первыми входамиэлементов И группы, вторые входы которых соединены с выходами регистрапередачи, тактовый вход блока прерываний подключен к тактовому входу11коммутатора соединен с единичнымвходом первого триггера и нулевымвходом второго триггера, выход ко 212 11744торого соединен с вторым входомэлемента И, выход которого соединенс счетным входом счетчика.1211744 Составитель С,Пестмаледактор ТПарфенова Техред А.Бабинец Корректор С.Шекма е аказ 4/ иал ППП "Патент", гужгород, ул.Проектная,2/54 Тираж ВНИИПИ Государствепо делам изобрет 113035, Москва, Ж3 Подпи ого комитета СССР ий и открытий Раушская наб., д.
СмотретьЗаявка
3785559, 27.08.1984
СПЕЦИАЛЬНОЕ ПРОЕКТНО-КОНСТРУКТОРСКОЕ БЮРО СРЕДСТВ АВТОМАТИЗАЦИИ НЕФТЕДОБЫЧИ И НЕФТЕХИМИИ "НЕФТЕХИМПРОМАВТОМАТИКА"
БОРДЫКОВ ВАЛЕРИЙ ПЕТРОВИЧ
МПК / Метки
МПК: G06F 13/34
Метки: внешними, вычислительной, сопряжения, устройствами, цифровой
Опубликовано: 15.02.1986
Код ссылки
<a href="https://patents.su/9-1211744-ustrojjstvo-dlya-sopryazheniya-cifrovojj-vychislitelnojj-mashiny-s-vneshnimi-ustrojjstvami.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для сопряжения цифровой вычислительной машины с внешними устройствами</a>
Предыдущий патент: Устройство для сопряжения цифровой вычислительной машины с внешними устройствами
Следующий патент: Микропроцессор
Случайный патент: Устройство для контроля состояния вентилей управляемого преобразователя