Устройство для формирования базисно-тригонометрических функций

(21) 4891944/24 (22) 7.12,90 (46) 0.01,93. Бюл. Ь 4 (75) .Б, Ордынский и И,Ю. Боронов (73) А.Б. Ордынский (56) Авторское свидетельство СССР ВВ 128098, хл. 0 08 0 1/02, 1984.Авторское свидетельство СССР ЬЬ 167128, кл, Н 03 В 19/00, 1985.) (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ БАЗИСНО-ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦ 91 Й (57) Изобретение относится к вычислительной,технике, поедназначено для формирования сложных структур сообщений,Изобретение относится к вычислительной технике, предназначено для формирования сложных структур сообщений,фаз 1-частотного синтеза и может быть использовано в систзмах при решении задач в гидро- и радиолокации, акустике и медицине, в системах анализ-синтез речевых сигналов, в адаптивных системах.Известен цифровой генератор частоты, содержащий генератор тактовых импульсов, два счетчика, коммутатор, блок посто-.ян)ого и два блока оперативного запоминающих устройств, сумматор, эдеме т И и два регистра, принцип которого основан на формировании цифровыхлосла.дов)ательностей, образующих сетку частот;Недостатками известного цифрового генератора частот являются: регулярность сетки частот и отсутствие возможности из мейения ее последовательности; ограничения, накладываемые на соотношение кода фаза-частотного синтеза и может быть использовано в системах при решении задач в гидро- и радиолокации, акустике и медицине, в системах анализ-синтез речевых сигналов, в адаптивных системах. Цель изобретения - расширение класса решаемых задач за счет введения алгоритма независимого, правления структурой и параметрами вь одного сигнала. Устройство содержит генератор тактовых импульсов, два счетчика, два регистра, накапливающий сумматор, блок памяти, три цифроаналоговых преобразователя, блок постоянной памяти, фильтр нижних частот, два дешифраторэ, три мультиплексора, коммутатор и накопитель фазы. 1 з,п.ф-лы, 3 ил. частоты и номера разряда сумматора с последовательной передачей информации;функциональные ограничения по реализа- ф ции множества алгоритмов; отсутствие воз- с 1 можности формирования сложного сигнала, К,) содержащего в каждый момент времени Я множество спектральных составляющих ин- у формативных частот. ДьНаиболее близким техническим решением, выбранным в качестве прототипа, является формирователь многочастотного Р сигнала, содержащий генератор тактовых САЭ импульсов, счетчики, формирователь импульсов, двэ блока памяти, регистры, цифро-аналоговые преобразователи, цифровую линию задержки, сумматоры, управляемый инвертор и фильтр нижних частот, Совокупность указанных элементов и их взаимосвязи позволяют реализовать принцип кусочно-линейной аппроксимации при вос 1792542плексор, первый информационный вход которого соединен с четвертым информационпроизведении синусоидального выходного сигнала,Недосгатками известного устройства являются; ограничение функциональных возможностей, связанное с алгоритмическими особенностями устройства; узкий диапазон и стационарность частотных составляющих, отсутствие гибкого управлейия структурой и уровнем выходного сигнала, исключена возможность по нормированию уровня вйходного сигнала при использовании переменного количества частотообразующих составляющих,Цель изобретения - расширение класса решаемых задач за счет введения алгоритма распределенного управления структурой и параметрами выходного сигнала,указанная цель достигается тем, что в устройство формирования базисно-тригонометрических функций, содержащее генератор тактовых импульсов, соединенный выходом со счетным входом первого счетчика, вход параллельной загрузки которого подключен к выходу подтверждения записи первого регистра и соединен со входами СБРОС второго счетчика и накапливающего сумматора, выход переноса соединен с входами записи первого и второго регистров, информационный вход соединен с первым информационным выходом блока памяти, второй информационйый выход которого соединен с информационнымвходомпервого цифра-аналогового преобразователя, третий информационный выход соединен с первым адресным входом постоянного запоминающего устройства, информационный выход которого подключен к информационному входу накапливающего сумматора, выход подтверждения записи которого соединен со счетным входом второго счетчика, информационный выход которого соединен с информационным входом второго регистра, а информационный выход накапливающего сумматора соединен с информационным входом первого регистра, информационный выход которого является цифровым выходом устройства и соединен с информационным входом второго цифро-аналогового преобразователя, вы-ход которого подключен ко входу опорного напряжения первого цифро-аналогового преобразователя, соединенного выходом со входом фильтра нижних частот, а выход последнего является аналоговым выходом устройства, введены первый дешифратор, адресный вход которого является адресным входом устройства, вход разрешения является входом обращения к устройству а информационный выход подключен ко входу обращения блока памяти, первый мультиным выходом блока памяти, второй дешиФратор, адресный вход которого соединен с информационным выходом первого мультиплексора, второй мультиплексор, информационный вход которого соединен с пятым информационным выходом блока памяти, а выход подключен к второму адресному входу постоянного запоминающего 10 устройства, третий мультиплексор, информационный вход которого соединен с шестым информационным выходом блока памяти, адресный вход соединен с адрес 15 ным входом второго мультиплексора, вторым информационным входом первого мультиплексора и первым информационным выходом первого счетчика, а выход соединен с третьим адресным входом коммутатор, управляющий вход которого подключен к седьмому информационному выходу блока памяти и соединен со входом СБРОС первого счетчика и входом управления первого мультиплексора, первый вход подключен ко второму информационному выходу первого счетчика и соединен с входом записи накапливающего сумматора,30 второй вход соединен с входом записи блока памяти и является входом записи устройства, третий цифро-аналоговый преобразователь, информационный вход которого соединен с информационным выходом 35 второго регистра, выход соединен со входом опорного напряжения второго цифроаналогового преобразователя, а вход опорного напряжения является входом устройства, накопитель фазы, информационный выход которого соединен с четвертым 40 адресным входом постоянного запоминающего устройства, первый и второй входы записи соединены соответственно с первым и вторым выходами коммутатора, вход разрешения соединен с информационным выходом второго дешифратора, а инфор 45 мационный вход соединен с информационным входом блока памяти и являетсяинформационным входом устройства. Накопитель фазы содержит первыйблок регистров, информационные входы ко 50 торых объединены и подключены к информационному входу блока памяти и информационному входу устройства, входы записи обьединены и соединены со вторым выходом коммутатора, информационные выходы регистров первого блока регистров соединены с первыми информационными входами блока сумматоров соответственно, входы разрешения регистров первого блока 20 постоянного запоминающего устройства и информационным входом второго счетчика,регистров подключены к информационномувыходу второго дешифратора и соединенысо входами разрешения регистров второгоблока регистров соответственно, информационные входы которых подключены к информационным выходам соответствующихсумматоров, входы записи объединены и соединены с первым выходом коммутатора,ийформационные выходы объединены и соединены со вторыми информационнымивходами сумматоров и четвертым адреснымвходом постоянного запоминающего устройства.На фиг.1 представлена структурная схема устройства; на фиг.2 - структурная схеманакопителя фазы; на фиг.З - структурнаясхема первого счетчика.Устройство Формирования базиснотригонометрических функций содержит генератор 1 тактовых импульсов, первый 2счетчик, первый 3 регистр, содержащийцифровой выход 10 устройства, второй 4советчик, накапливающий сумматор 5 (НС 5),второй 6 регистр, блок памяти 7 (БП 7),включающий входы устройства информационный 26 и записи 22, первый 8 цифроаналоговый преобразователь (ЦАП 8),прстоянное запоминающее устройство 9(ПЗУ 9), второй ЦАП 11, фильтр нижних час, тот 12 (ФНЧ 12), содержащий аналоговыйвход 13 устройства, первый 14 дешифратор, включающий входы устройства адресный 15 и обращения 16, первый 17мультиплексор, второй 19 и третий 20 мультиплексоры, коммутатор 21, третий ЦАП 23,включающий вход 24 опорного напряженияустройства, накопитель фазы 25 (НФ 25),накопитель фазы 25 содержит первый блокрегистров 27.127,а, блок сумматоров.28,1;.;28.а и второй блок регистров29.129.в. Первый 2 счетчик содержит последовательно соединенные счетчики 30и,31.Первый 2 счетчик предназначен длясинхронизации работы накопителя Фазы 25,накапливающего сумматора 5 и формированйя сигналов завершения выполнения цикла работы устройства,Первый 17 мультиплексор предназначен для мультиплексирования двух потоковинформации, один из которых используетсяв режиме программирования (от блока павяти 7), а второй (от первого 2 счетчика) - врежиме формирования выходного сигнала.Первый 14 дешифратор предназначендля преобразования адресной информации,поступающей по адресному входу 15, в сигналы инициализации областей памяти вблоке памяти 7, в которые записываются30 мени сигналов инициализации, обеспечивающих в дискретные моменты времени перевод в активное состояние каждого из а каналов накопителя фазы 25.Многоканальный накопитель фазы 25 35 обеспечивает хранение констант фазовыхприращений (Ь Ц формирование независи 40 45 выходного сигнала устройства, поступающих со второго информационного выхода 50 55 15 20 25 соответствующие информационные данные,Блок памяти 7 выполняет функцию хранения управляющей информации, Функционально ориентированной на: установку режимов работы устройства с помощью коммутатора 21, первого 17 мультиплексора и первого 2 счетчика; выбор области ПЗУ 9, в которой содержится информация о соответствующей функции выходного сигнала; сопряжение числа инициированных (программно определенных) каналов накопителя фазы 25 с результатом накопления информации в накапливающем сумматоре 5 посредством управления ПЗУ 9 через третий 20 мультиплексор; управление уровнем выходного сигнала через первый ЦАП 8; управление номером канала в накопителе фазы 25 в режиме программирования через первый 17 мультиплексор и второй 18 дешифратор; программирование коэффициента деления первого 2 счетчика с целью расширения частотного диапазона формируемых выходных сигналов; задание режимов воспроизведения шумоподобных сигналов с помощью второго 19 мультиплексора,Второй 18 дешифратор предназначен для формирования распределенных во времых цифровых последовательностей с приращениями (Ь , гп) в каждом иэ е каналов, которые поступают на адресный вход ПЗУ 9 в мультиплексном режиме.Коммутатор 21 предназначен для коммутирования сигналов записи в режиме программирования, поступающих со входа 22 устройства, и в режиме Формирования первого 2 счетчика,Второй 19 мультиплексор предназначен для инициализации страниц ПЗУ 9, содержащих таблицы случайных. чисел, при воспроизведении сложной структуры сигнала с псевдослучайным распределением мгновенных числовых эквивалентов.ПЗУ 9 предназначено для хранения информации, обеспечивающей преобразование входной цифровой последовательности в цифровое представление стандартных тригонометрических и нестандартных специальных функций, таблицы случайных чисел, а также страницы с нулевой информацией,Третий 20 мультиплексор предназначен для включения (отключения) функциональной страницы ПЗУ 9 при программно определенном, в собтветствии с выполняемым алгоритмом, канале накопителя фазы 25.Накапливающий сумматор 5 и первый 3 регистр предназначены соответственно длянакопления текущих значений, программно 10определенных каналов накопителя фазы 25 и преобразованных в ПЗУ 9, на интервале цикла ийициализации всех каналов накопителя фазы 25 и хранения результата предыдущего рабочего цикла соответственно.Второй 4 счетчик и второй 6 регистр предназначены для подсчета числа каналов накопителя фазы 25, используемых для реализации заданной функции, и хранения зафиксированного числа во втором 4 счетчике на протяжении каждого рабочего цикла опроса каналов накопителя фазы 25 соответственно, что позволяет выполнять автоматическое нормирование уровня вы-ходного сигнала в соответствии с числом программно определенных каналов накопителя фазы 25, т.е, числа частотообразующих составляющих.Третий ЦАП 23 совместно со вторым 4счетчиком и вторым 6 регистром предназначен для преобразования входного опорного напряжения в выходное напряжение, которое пропорционально количеству программно инициированных каналов накопителяфазы 25.Второй ЦАП 11 предназначен для преобразования цифровых данных, поступающих от первого 3 регистра, в пропорциональное аналоговое найряжениереализуемой функции.Первый ЦАП 8 предназначен для управления уровнем выходного сйгнала в диапазоне разрядности цифрового кода, поступающего с блока памяти 7.Взаимодействие элементов устройства(фиг,1) описывается двумя режимами; программирования и воспроизведения функций. Рассмотрим каждый из них.Режим программирования, В устройстве использован интерфейс "Общая шина",который позволяет управлять режимами работы, программировать вид реализуемойфункции, задавать параметры и структуру выходного сигнала. В начальный момент повходу 16 поступает сигнал обращения, который производит установку в активное состояние первый 14 дешифратор, По адресной информации на входе 15 производится выбор одной из областей блока памяти 7, в которую записывается соответствующая 203040 информация с информационного входа 26 сигналом записи, поступающего на вход 22 устройства, В состав блока памяти 7 входят информативные регистры уйравления режимами работы устройства с использованием первого 2 счетчика, йервого 17 мультиплексодра и коммутатора 21; задания функции и структуры выходного сигнала при ээдействий ПЗУ 9 и второго 19 мультиплексора; управления количеством и номером каналов накопителя фазы 25 (Нф 25), которые необходимы для реализации конкретного алгоритма формирования структуры выходного сигнала, для чего используется третий 20 мультиплексор; управления уровнем выходного сигнала с использованием первого ЦАП 8; распределения и идентификации каналов НФ 25 в режиме программирования с использованием первого 17 мультиплексора и второго 18 дешифратора; управления формированием частотных свойств выходного сигнала с помощью 2 счетчика,Алгоритм программирования включает формирование следующих сигналов управления: установка коммутатора 21 в режим передачи сигналов записи, поступающих со входа 22, которые осуществляют запись констант Ь в первый блок регистров 27.127,п 1(фиг,2), переключение первого 17 мультиплексора в режим передачи информации от блока памяти 7, которая с помощью второго 18 дешифратора обеспечивает инициализацию одного из а регистровпервого блока регистров, и установку первого 2 счетчика по входу СБРОС в нулевое состояние, После записи соответствующей информации в блок памяти 7, определяющей тип формируемой функции, структуру и частотные характеристики выходного сигнала, уровень выходного сигна" ла, устройство готово к работе,Режим воспроизведения программно определенной функции выходного сигнала. Запуск устройства осуществляется путем записи,в блок памяти 7 информации, по которой производится переключение коммутатора 21 в режим трансляции сигналов записи, поступающих от первого 2 счетчика на входы записи второго блока регистров 29.129.а (фиг.2), установка первого 17 мультиплексора в режим передачи выходного состояния первого 2 счетчика и перевод первого 2 счетчика в активный режим (снимается активный уровень сигнала со входа СБРОС),Первый 2 счетчик, синхронизируемый импульсной последовательностью генератора 1 тактовых импульсов, формирует временную диаграмму в соответствии с алгоритмом работы двоичного счетчика, Выходная числовая последовательность первого 2 счетчика с помощью первого 17 мультиплексора, второго 18 дешифратора и третьего 20 мультиплексора ставит в соотвеств е номер инициированного канала НФ 25номера страницы ПЗУ 9 (канал включе - страница с информацией о функции, ка ал выключен - страница с нулевой инфо мацией). Выходная информация НФ 25 по тупает на четвертый адресный вход ПЗУ 9. фсли по третьему адресному входу ПЗУ 9 (вьход третьего 20 мультиплексора) поступа т информация, отображающая инициали ацию е-го канала НФ 25, то на выходе ПЗ 9 будет присутствовать информация о фаре сигнала, пропорцианальная константе (Ь 1, гп) и номеру цикла обработки (цикл обработки - дискретный интервал времени активизации всех каналов НФ 25), которая записывается по фронту Т (1.0) в накапливающий сумматор 5 (НС 5). Если канал не выбран, то выходная информация НС 5 будет соответствовать той, которая была записана при ранее инициализированном канале Нф 25,В цикле обработки информации в цепи Нф 25, ПЗУ 9 и НС 5 параллельно выполня- атя анализ числа инициализироааннык каналов с помощью второго 4 счетчика и . за 6 ись результата во второй 6 регистр, При вьбранном канале на выходе третьего 20 мультиплексора появляется сигна"которцй поступает на вход разрешения счета второго 4 счетчика и разрешает изменения состояния счетчика на единицу при появленаи на счетном входе фронта Т (1.0) импульсов подтверждения записи (готовность вь 1 ходных данных) НС 5. После активизации п следнего канала Нф 25 на выходе пере- и лнения первого 2 счетчика формируется импульс, по фронту Т (1.0) которого производится запись выходного состояния НС 5 в пЕрвый 3 регистр и выходного состояния (ч сла инициализированных каналов) втор го 4 счетчика во второй 6 регистр, Завершением операции накопления приращений в НС 5 от всех каналов Нф 5 и записи результата в первый 3 регистр в каждом цикле рработы НФ 25 является формирование импульса готовности данных на выходе первого 3 регистра, который производит обнуление НС 5, второго 4 счетчика и загрузку.параллельного кода в первый 2 счетчик. Выходная информация второго 6 регистра, отображая количество инициализированных каналов НФ 25, поступает на информационный вход третьего ЦАП 23, в котором производится преобразование и формирование сигнала опорного напряженИя для второго ЦАП 11, Во втором ЦАП 11 производится преобразование цифрового кода формируемой функции в нормированный (за счет преобразования в ЦАП 23) по уровню аналоговый сигнал, Первый ЦАП 8 5 осуществляет преобразование выходногосигнала ЦАП 11 в уровень напряжения выходного сигнала устройства в соответствии с цифровым кодом, поступающего от блока памяти 7. После фильтрации высших гармо ник в фильтре 12 нижних частот на выходе13 устройства будет присутствовать сигнал (при формировании выходного сигнала с одной чаатотообразующей) с частотой импульсной последовательности сигналов 15 переноса (1 р) первого 2 счетчика вых (1 глг) = рфЬ 1/Втгде В - максимальная величина емкости од ного канала НФ 25. Ь зависит как от величины константы Ь 1, так и от значения 1 р, Такая функциональная зависимость позволяет расширить программно задаваемый частотный диапазон выходных сигналов ус тройства и обеспечивается схемотехническим решением первого 2 счетчика (фиг.3),Наличие информационной связи междублоком памяти 7 и ПЗУ 9 позволяет, используя алгоритм работы устройства, формиро вать сигналы различной формы и структуры,описываемые как простыми тригонометрическими зависимостями, так и сложными математическими описаниями. Рассмотрим один из алгоритмов синтезирования слож ного сигнала с одновременной амплитуднойи фазовой манипуляцией (или в производной от фазы частотной).Использование в каналов в Нф 25 позволяет синтезировать множество сигна лов, информативность которых описываетсяогибающей (меняющейся амплитудой) и фазой. Если в Е-й канал НФ 25 записана константа Ь 1 (Ь 1- 1 с и (и = 1,2,32"и установлена страница ПЗУ 9 формирования 45 гармонического сигнала (например, синус),то выходной сигнал устройства будет представлен как т(Ь) = з 1 п Ь 1, при этом на выходе 10 будет присутствовать его цифровой эквивалент. Отметим, что информационная ем-, 50 кость каждого канала НФ 25 равна 2". Накаждом периоде воспроизведения функции будет присутствовать модуляция фазы в пределах Ь 1, Последовательность одноразрядных чисел, входящих в многоразрядное 55 слово к-го канала и принимающих значениялогической "Он и "1", определяется вероятностью близкой к 0,5, а вероятность появления с 1-го числа равна 1/2. Следовательно, числовая последовательность иее энергети 1792542 12ческий спектр описываются равномерным гистра и соединен с входами "Сброс" второ- законом распределения. го счетчика и накапливающего сумматора,При ориентации устройства на воспро- выход переноса соединен с входами записи изведение сложной структуры сигнала, со- первогои второго регистров, информационставными сигналами которого являются 5 ный вход соединен с первым информационбелыйшуминормированный,например,си- ным выходом блока памяти, второй нусоидальный сигнал,в блок памяти 7 запи- информационный выход которого соединен сывается дополнительная информация, с информационным входом первого цифрокоторая поступает на информационный аналогового преобразователя, третий инвходвторого 19 мультиплексора. Выходной 10 Формационный выход соединен с первым сигнал второго 19 мультиплексора будет адресным входом блока постоянной памяпроизводить установку страниц ПЗУ 9 по ти, информационный выход которого подследующему расписанию: выбранйый ка- ключен к информационному входу нал, предназначенный для формирования накапливающего сумматора, выход подсинусоидального сигнала, подключается к 15 тверждения записи которого соединен со странице ПЗУ 9 воспроизводимой функции,счетным входом второго счетчика, информаа каналы, предназначенные для формирова- ционный выход которого соединен с инфорния псевдослучайной последовательности, мационным входом второго регистра, а подключаются к странице ПЗУ 9 случайных информационный выход накапливающего чисел, При инициализации втечение каждо сумматора соединен с информационным го цикла (т) каналов НФ 25 в накаплива-входом первого регистра, информационный ющем. сУмматоре 5 будет производиться- выход которого является цифровым выхо накопление текущего значения синусои- дом устройства и соединен с информациондальнойсоставляющейипотокапсевдослу- ным входом второго цифроаналогового чайных чисел, поступающих от 1 каналов 25 преобразователя, выход которого подклю- НФ 25. При завершении каждого цикла в "-чен к входу опорного напряжения первого . первом 3 регистре будет фиксироваться по- цифроаналогового преобразователя, соедиток случайных чисел, которые после преоб- ненного выходом с входом фильтра нижних разования во втором ЦАП 11 будут . частот, выход которого является аналого- представлять в аналоговой форме синусои вым выходом устройства, отл и ч а ю щ е едальную частоту с флюктуирующей фазойс я тем, что, с целью расширения класса (случайной величиной) в каждом цикле, Как решаемых задач за счет введения алгоритма было сказано выше, использование второго независимого управления структурой и па счетчика, второго 6 регистра и третьего раметрами выходногосигнала, в него введе- ЦАП 23 позволяют производить нормирова ны первый и второй дешифраторы, первый, ние по уровню выходной сигнал, что поло- второй и третий мультиплексоры, коммутажительно сказывается на качестве тор,.третий цифроаналоговый преобразовавыходного сигнала устройства; тель и накопитель фазы, причем адресныйЗная закон математическое описание) вход первого дешифратора является адрес- изменения фазоамплитудных и/или значе ным входом устройства, вход разрешения ний воспроизводимой функции, достаточно является входом обращения к устройству, а легко ее воспроизвести, По известному зна- информационный выход подключен к входу чению периода выходного сигнала и ко- обращения блока памяти, первый информаличеству циклов в нем рассчитывается ционныйвходпервогомультиплексорасоеизменение амплитуды на полупериоде вос динен с четвертым информационным произведения двухсторонней огибающейвыходом блока памяти, адресный вход втовыходного сигнала. . - рого дешифратора соединен с информациФ о р мул а из о б ре те ни яонным выходом первого мультиплексора, 1,Устройство для формирования базис- информационный вход второго мультиплекно-тригонометрических функций, содержа сора соединен с пятым информационным щее генератор тактовых импульсов, первый выходом блока памяти, а выходподключен и второй счетчики, первый и второй регист-к второму адресному входу блока постоянры, накапливающий сумматор, блок памяти, ной памяти, информационный вход третье- первый и второй"цифроаналоговые преоб-го мультиплексора соединен с шестым разователи, блок постоянной памяти и 55 информационным выходом блока памяти, фильтр нижних частот, причем выход гене-адРьсный вход соединен с адресным ратора"тактовых-импульсов соединен совходом второго мультиплексора; втосчетным входом первого счетчика, вход па- рым информационным входом первого раллельнойзатрузки которого подключенк мультиплексора и первым информационвыходу подтверждения записи первого ре- ным выходом первого счетчика, а выход со1792542 15 ТЫ 3 единен с третьим адресным входом блока поСтоянной памяти и вхедом разрешения счета второго счетчика, управляющий вход коМмутатора подключен к седьмому информационному выходу блока памяти и соединен с входом "Сброс" первого счетчика и входом управления первого мультиплексора, первый информационный вход коммутатора подключен к второму информационному выходу первого счетчика и соединен с входом записи накапливающего сумматора, второй информационный вхтЬд коммутатора соединен с входом записи блока памяти и является входом записи усгройства, информационный вход третьего цифроаналогового преобразователя соедин н с информационным выходом второго р гистра; выход соединен с входом опорного напряжениявторого цифроаналогового преобразователя, а вход опорного напряжфния является соответствующим входом устройства; информационный выход наколттелз фазы соединен с нетеертыы адресным входом блока постоянной памяти, первый и второй входы записи соединены сответственно с первым и вторым выходамй коммутатора, вход разрешения ссединен с информационным выходом второго дешифратора, а информационный вход - с информационным входом блока памяти и является информационным входом устрой ства,2,Устройство по п.1, о т л и ч а ю щ е ес я тем, что накопитель фазы содержит первый блок регистров, информационные входы регистров первого блока подключены к 10 информационному входу накопителя фазы,входы записи соединены с вторым входоМ записи накопителя фазы, информационные выходы регистров первого блока соединены с первыми информационными входами сум маторов блока соответственчо, входыразрешения регистров первого блока подклю,ены к входу разрешения накопителя фазы и соединены с входами разрешения регистров второго блока соответственно, 20 информационные входы которых подключены к информационным выходам соответствующих сумматоров блока, входы записи ",оединены с первым входом записи накопителя фазы, информационные выходы соеди нены с вторыми информационнымивходами сумматоров блока и информационным выходом накопителя фазы.каз 175 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5