Многоканальное устройство для ввода аналоговых данных

(51)5 Г 06 Г 3/05 й АВТОРСКОМУ ТЕЛЬСТ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПНТ СССР(54) МНОГОКАНАЛВНОЕ УСТРОЙСТВО ДЛЯВВОДА АНАЛОГОВЫХ ДАННЬЕ(57) Многоканальное устройство дляввода аналоговых данных относится к информационно-измерительной технике и может быть использовано для измерения, передачи по каналам связи и ввода в ЭВМ сигналов, поступаюших от множества источников измеряемых величин, Цельизобретения - расширение области применения устройства для ввода аналоговых данных, которое достигаетсяза счет Аормирования вариационногоряда из Р отсчетов в каждом канале.Многоканальное устройство содержитпервый и второй блоки 2, 3 Аормирования приоритетного адреса, блок управления 4, счетчики 5, 7 и 9, цифроаналоговый преобразователь б, блок10 буперной памяти, блок 8 памяти текутего ранга, каналы 1, содержаЧиекомпаратор 11, элементы ИСКЛ 10 ЧДИЩЕЕИЛИ 12 и 15, мультиплексор 14, триггер.13, блок 16 памяти, элемент ИЛИ13. 1 з.л. А-лы, 6 ил.Изобретение относится к измерительной ц вычислительной технике и можетбыть использовано при построении высокопроизводительных систем сбора иобработки аналоговых данных с использованием мультиплицироваццой структуры Звг, .Целью изобретепля является расширение области применения устройстваза счет Аормирования вафлационногоР 7 тда в каждом канале,а Аиг, 1 изображена структурнаясжема многоканального устроцства дляввода аналоговых данных; на Аиг. 2 -структурная схема блока управления;на Анг, 3 и 4 - схемы первого и второго блоков Аормировация приоритетногоадреса; ца Аиг. 5 - схема мультиплек-,сора; на сЪиг. б - схема первого мультйплексора блока управления,1 цогоканальцое устройство дляввода аналоговых данных (Аиг. 1) содержитканалов 1 преобразованияаналоговых величин, первый блок 2Аормировация приоритетного адресаБФПЛ), второй БФПЛ 3, блок 4 управлеНия, первый счетцлк 5, циАроаналоговый преобразователь (ЦЛП) 6, второйсчетчик 7, блок 8 памяти текущего рац га, третий счетчик 9, блок 10 буАерцой памяти, каждый канал 1 преобразования образован компаратором 11, первым элементом СКЛОЧАМЕГ ИЛИ 12,триггером 13, мультиплексором 14, втоРь 1 м элементом ИС(ЛИЧЮКГ ИЛИ 15 р бло-ком 16 памяти, элементом ИЛИ 17.На Аиг. 1 обозначены шина 18 логической единицы, выходы 19 блока 4,адресные входы 20 блока 4.40Блок управления (Лиг. 2) содержитгенератор 21 импульсов, первый 22,второй 23, третий 24, четвертый 25,пятьпл 26 триггеры, первый 27, второй28 и третий 29 счетчики, первый 30и второц 31 Аормирователи импульса,элементы И 32 - 36, элементы ИЛИ37 - 41, первьпь 42 и второй 43 муль.сстиплексоры, шину 44 логического нуля,Второй 28 и третий 29 счетчики являются .счетчиками Джонсона.ЕФПА 2 (йиг.3) обеспечивает Аормировацие кодов номеров каналов либосАормпровавших запросы по первойгруппе входов данных в соответствии сприоритетом либо по второй группевходов данных в цикле считыва 1 цля, атакже н соответс.гви 1 л с приоритетом,причем ца первой группе выходов Аормируется унитарный двоичный код, на второй группе выходов позиционньй двоичный код, ца третьем выходе - сигнал наличия запроса хотя бы от одного канала. Режим работы БФПА 2 определяется сигналом, поступающим на вход управления Ч 1. БРПЛ 2 представляет собой последовательно соединенные М-разрядный мультиплексор 45 два в один, вход управления которым является входом Ч 1, приоритетный шнАратор 46 и дешиА- ратор 47, управляющие входы которых объединены и являются входом Ч 2, а выходы шиАратора и дешиАратора являются соответственно второй и первой группой выходов БЭППА 2, И-входовую схему ИЛИ на элементах И-НЕ 48 и ИЛИ-Е 49, выход которой является третьим выходом устройства, а входы соединены с выходами мультиплексора.БФПА 3 (Лиг. 4) обеспечивает Аормирование унитарного кода номера цикла при считывании по однотиповому признаку результата измерения в том разряде Р-разрядного слова, который соответствует номеру цикла и в канале в соответствии с адресом канала, установленном на адресном входе БФПА 3. Последний представляет собой последовательно соединенные -входовой и Р- разрядный мультиплексор 50 и. приоритетный шиАратор 51, управляющие Ч- входы которого соединены и являются Ч-входом БФПА 3. Приоритетный шиАратор может быть выполнен как программируец и мые пользователем ПЗУ, прошитые в соответствии с таблицей истинности (Ьиг. 4). Работа многоканального устройства для ввода аналоговых данных осуществ" ляется под управлением ЭВ 11, которая Аормирует код соответствующего режима для записи в триггеры 22 и 26, а также команды "Сброс", "Режим", поступающие на входы первой группы входов блока 4 управления. В исходном положении при включении питания или начале работы счетчик 5, счетчик 7, счетчик 9, все триггеры 13 каналов 1,триггеры 23 - 26, счетчик 27, счетчики Джонсона 28 и 29 блока 4 управления установлены в исходное положение (нулевое), а триггеры 22 и 24 (единичное) состояние При этом на четвертом и шестом выходах блока 4 управления уровень "1", что обеспечивает уровнй "1" на всех выходах первой группы выходов БФПА 2 и уровни "0" на5 15945 всех выходах вторых элементов ИСКЛРЧАППЕЕ ИЛИ 15..Таким образом, блоки 16 памяти готовы к приему информации. С восьмого выхода блока 4 управления начина 5 ют поступать импульсы на С-вход счетчика 7 и через элемент ИЖ 41 на девятый выход блока 4 управления. При этом во все разряды блока памяти теку О щего ранга 8 по всем М адресам записываются логические нули, Сигнал пере" полнения счетчика 7 поступает на третий вход блока 4 управления и устанавливает триггер 24 в состояние "О", что прекращает импульсы на восьмом и девятом выходах блока 4 управления, при этом устройство подготовлено к режиму измерения, Рассмотрим работу . устройства в режиме Р-кратного изме О рения с обработкой. Первый Аормирователь 30 импульса Аормирует импульс, который поступает на Явход триггера 23, устанавливает его в состояние "1", тем самым разрешая работу счетчика 25 Джонсона 28. Счетчики Джонсона используются в качестве делителей частоты и распределителей импульсов, причем счетчик 28 используется для управле-, ния счетчиком 5,ЦАП 6 и сброса тригге- ров 13, а счетчик 29 - для управле- ния ааписью данных в блок. 10 буйерной памяти и блоки 16 памяти в режиме пе-резаписи, На первом выходе блока 4 управления Аормируются импульсы, поступающие на счетчик 5, выходы которого подключены к входам ЦАП 6, При этом на выходе ЦАП 6 Аормируется ступенчато-измеряющееся образцовое напряжение. В момент совпадения уровня образцового напряжения на одном или 4 ц нескольких входах устройства Х;, где1,И, на выходе соответствующего этому входу (нходам) компаратора 11 формируется перепад напряжения, например, из состояния "О" в "1", если 45 образцовое напряжение стало больше из.меряемого, и из "1" в "0", если образцовое напряжение стало меньше измеряемого. 1 50Сигнал на пятом выходе блока 4 управления обеспечивает Аормирование на выходах первых элементов ИСКЛйЧАИЦЕЕ ИП 1 12 Аормиронание на выходахпервых элементов перепада из "О" в, "1" независимо от Аормирования образцового напряжения от минимального до максимального значения или наоборот. При возчикновении перепада из 17 б"0" и "1" соответствующий триггер 13 (триггера 13) переходит в единичное состояние, В режиме измерения к группе выходов 19. блока 4 управления через мультиплексор 43 подключены выходы счетчика 27, который управляет работой мультиплексоров 14, подключая в каждом цикле к ньиоду соответствующего его номеру ныход триггера 13, а ко всем остальным разрядам - выходы соответствующих разрядов памяти. В каждом (из Р) цикле измерения в каждом канале на каждой ступени развертывающего напряжения состояние триггера 13 ("0" - если не сработал, "1" - если сработал) записывается в тот разряд Р-разрядного слова, который соответствует номеру цикла, при этом адрес записи определяется величиной результата измерения.На втором вьиоде блока 4 управления формируется сигнал "Сброс запроса" триггеров 13 на каждой ступени развертывающего напряжения, который подтверждает состояние "О", если триггер не сработал, или, если триггер сработал,. то возвращает его в нулевое состояние.Таким образом, в блоках 16 памяти н каждом разряде Р-разрядных слов "1" встречается только один раз по адресу,определяемому величиной результата измерения в данном канале, По окончании Р циклов записи в каждый блок 16 памяти записано всего Р единиц во всех словах. После окончания Р-го цикла сигнал переполнения счетчика 2 блока 4 управления устанавливает триггер 22 в нулевое состояние (при этом на четвертом выходе блока управления сигнал "0"), а к выходам (ныход 19 блока 4 управления) мультиплексора 43 подключаются входы 20 блока 4 управления. Триггер 23 также устанавливается н "0", при этом запрещается работа счетчика Джонсона 28..Импульсы с генератора 21 через элемент И 33 и через элемент ИЛИ 39 начинают поступать на С-вход счетчика 5, Аормируя адрес считывания для блока 16 памяти. При появлении хотя бы одной единицы в одном из разрядов Р-разрядного слова в одном (нескольких) канале возникает сигнал "Запрос" на выходе элемента ИЛИ 17, который поступает на вторую группу входов БФПА 2, Последний по одному или нескольким запросам Аормирует на своихпервых двух выходах соответственноунитарный и позиционный коды наиболееприоритетного иэ сАормированших запросканалов, на третьем выходе - сигнал"Запрос" (О), поступающий на входблока 4 управления. Иэ позигтионггогокода БФПА 2 и кода блока 16 памятиБФПА 3 Аормирует позиционный кодномера цикла в соответствии с принятым приоритетом.Сигнал "Запрос" навыходе ЬФПА 2 устанавливает триггер25 бгтокя 4 управления в "1" и черезэлемент И 35 разрешает работу счет 1 лттка Цжонсона 29. 15Тят(им образом, одновременно с Аормировянием адреса номера канала БФПА2 начинается цикл перезаписи данньгсиз блоков памяти в блок 10 буАерной11 11памяти, Сигналом Запрос с выходаБФПА 2 номер канала записывается ссчетчик 7, с вь 1 хода которого поступаетня адресггьге входы блока 8 памяти текущего ранга, находящегося в режиме считывания . Данные, соответствующие рянгу (числу операций перезаписи в т-глканале),поступают на вход данных счетчика 9, куда записываются первым им-пульсом счетчика Джонсона 29 (одиннадцатый выход блока 4 управления). Таким образом, на выходах блока 10 буферной памяти Аормируется (К 1 + К 2)разрядный код адреса результата измерения, установленного ня шине дянньк,который записывается вторым импуль 1 ом,с выходя счетчика Джонсона 29 (вы 35ход 13 блока 4 управления),Третий импульс счетчика Джонсопа 29 поступает на С-тгход счетчика 9, увеличивая его содерщтглое на единицу. Четвертьпл импульс счетчика Джонсона 29 через пятый элемент ИЛИ 41 записывает измененный код номера ранга по адресу обслугпгггяемого канала в блок 8 памяти текущего ранга и записывает 11011 на место разряда, сАормированного БФПА 3 Р-разрядного слогэа, обслуженного БФПА 2 канала. Если эатптсь "О не приводит к снятию сигналаЗапрос то процедура перезаписи повторяется до тех пор, пока не снимается сигнал "Запрос". Задним Арон тоы импульса с четвертого выхода счетчика Джонсона 29 триггер 25 запроса55 устанавливается в "0", если нет сигна- ла "Запрос", Очередной импульс переполнения счетчика 5 через открытый элемент И 32 и элеглент ИЛИ 38 устанавливает триггер 22 в исходное состояниеи заверптяет цикл перезаписи,В режиме измерения без обработкиданные с выхода счетчика 5 непосредственно записываются в буАерную памятьпо адресу, сАормированному БФПА 2 поеапросам, поступающим ня входы первойгруппы БФПА 2, а остальная часть адреса Ьормируется аналогично режимуизмерения с обработкой.Применение предлагаемого многоканального устройства для вводааналоговых данных может быть особенно эААективным для автоматизации науч"ных исследований, в частности при проведении натурных испытаний конструкций,характеризующихся большим количеством источников инАормации и необходимости проведения операций ранжированияв темпе эксперимента.Формула и з о б р е т е н и я 1. Иногоканальное устройство для. ввода аналоговых данных, содержащее первьпл блок Аормировяния приоритетного адреса, блок управления, циАроаналоговый преобразователь первый счетчик, а каждый канал содержит компаратор, триггер, мультиплексор и блок памяти, причем выход каждого триггера соединен с инАормяционными входами первой группы мультиплексора, первый вход каждого компаратора является информационными входами устройства, счетньпг вход первого счетчика соединен с первым выходом блока управления, второй, третий и четвертый выходы которого соединены соответственно с входами сброса триггеров, первым и вторым входами управления первого блока формирования приоритетного адреса, вторые входы компараторов соединены с выходом циАроанялогового преобразователя, выходы .первого счетчика соединены с входами циАроаналогового преобразователя и адресными входами блока памяти, выход переполнения первого счетчика соединен с тактовым входом блока управления, вход выбора режима которого соединен с выходом запроса первого блока Аормирования приоритетного адреса, управляющие входы блока управления являются управляющими входами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем Аормировяния варияционного ряда в каждом канале, в устройство вве 1594517дены второй блок Аормирования приоритетного адреса, второй и третий счетчики, блок буферной памяти,блок памяти текущего ранга и в каждом канале - дваэлемента ИСКЛЯЧАИЯЕЕ ИЛИр элемент5ИЛИ, причем инАормационный вход триггера подключен к шине логической единицы, выход триггера соединен с инФормационными входами первой группыпервого блока Аормирования приоритетного адреса, тактовый вход триггерасоединен с выходом первого элементаИСКЛГ)ЧАПГЕЕ ИЛИ, первый вход которого соединен с выходом компаратора, вторые входы каждого первого и второгоэлементов ИСКЛЗЧАЕЦЕЕ ИЛИ соединены спятым и шестым выходами блока управления соответственно, выходы мультиплексора соединены с информационнымивходами блока памяти, выходы которогосоединены с инАормационньщи входамивторой группы мультиплексорар входамиэлемента ИЛИ и инАормационными входами второго блока Аормнрования приоритетного адреса, первый вход каждого второго элемента ИСКЛИЧАИГ 1 ЕЕ ИЛИсоединен с соответствующими инАормационными выходами первой группы первогоблока Аормирования приоритетного адреса, выход второго элемента ИСКЛИЧАЩЕЕ ИЛИ соединен с управляющимвходом блока памяти, адресные входымультиплексора соединены с выходамигруппы блока управления, седьмой выход которого соединен с входом записи каждого блока памяти, выходы счетчика соединены с инАормационными входами блока буферной памяти, выходы которого являются выходами устройства,выход каждого элемента ИЛИ соедине 40ны с информационными входами второйгруппЫ первого блока Аормированияприоритетного адреса, инАормационные выходы второй группы которого соединены с адресными входами второго блока45 Аормирования приоритетного адреса,адресными входами первой группы блокабуферной памяти и входами предустановки второго счетчика, выходы которого соединены с адресными входами блокапамяти текущего ранга, инАормационные выходы которого соединены с входамипредустановки третьего счетчика, выходы которого соединены с адресными входами второй группы блока буАерноч епамяти и инАормационными входами блокапамяти текущего ранга, восьмой, девя.тое я беспенна выхопн блока управления соединены со счетным входом второгосчетчика, входом записи блока памятитекущего ранга и счетным входом третьего счет.ика соответственно, одиннадцатый и двенадцатые выходы блока управления соединены соответственно с управляющим входом и входом сбросатретьего счетчика, выход переполнениявторого счетчика соединен с входомсброса блока управления, адресныевходы которого соединены с выходамивторого блока Аормнрования приоритетного адреса, двенадцатый выход блокауправления соединен с входом сбросапервого и второго счетчиков, тринадцатый выход блока управления соединен с управляющим входом блока буАерной памяти, выход запроса первого блока Аормирования приоритетного адресасоединен с управляющими входами второго блока Аормирования приоритетногоадреса и второго счетчика. 2, Устройство по п, 1, о т л ич я ю щ е е с я тем, что блок управления содержит генератор импульсов, пять триггеров, три счетчика, два Аормирователя импульса,:пять. элементов И, пять элементов ИЛИ, два мультиппексора, первый вход первого элемента И и счетный вход первого счетчика является тактовым входом блока, выход переполнения первого счетчика соединен с тактовым входом первого триггера и первым входом первого элемента ИЛИ, выход которого соединен с входом сброса второго триггера, выход которого соединен с управляющим входом второго счетчика, выход генератора импульсов соединен со счетными входами второго и третьего счетчиков и первыми входами второго и третьего элементов И, выход третьего триггера соединен с вторым входом третьего эле- . мента И и входом первого Аормирователя импульса, выход которого соединен с входом установки,в "1" второго триггера, инАормационйьй вход четвертого триггера и вход второго Аормирователя импульса является входом выбора режима блока, выход второго Аормирователя импульса соединен с входом установки в "1" четвертого триггера, .прямой выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с ин,версным выходом первого триггера, вторыми входами первого и второго12 1594517 Фиа 2 элементов И и первым адресным входом .первого мультиплексора, второй адресный вход которого соединен с прямым вьжодом первого триггера, управляющим входом второго мультиплексора, пер- вым входом пятого элемента И и является четвертым выходом блока управлеНия, вход сброса третьего триггера является входом сброса блока, входы1 О сброса третьего и четвертого тригге, ров и первого счетчика, первый вход второго элемента ИЛИ, и второй вход первого элемента ЮП 1 являются управЙяющимвходом блока и двенадцатым выходом блока, выход первого элемен - та И соединен с вторым входом второго элемента ИЛИ, выход которого подключен к входу установки в "1" первого триггера, вход установки в "1"20 пятого триггера является управляющим входом блока, вход сброса подключен и шине логической единицы, а выход является третьим выходом блока, инйормационные входы первой группы второго 25 мультиплексора являются адреснымн Входами блока, а информационные входы Второй группы соединены с инйорма- Ционными выходами первого счетчика,ддин из шЮормационных выходов перВого счетчика является пятым выходомЗО блока, выход третьего элемента ИЛИ является первым выходом блока, первый вход третьего элемента ИЛИ соединен с выходом второго элемента И, третий вход которого соединен с инверснымвыходом четвертого триггера, первыйвыход второго счетчика соединен спервым входом четвертого элемента1 П 1 И, выход которого является седьмымвыходом блока, второй выход второгосчетчика соединен с вторыми входамитретьего элемента ИЛИ и пятого элемента И, выход которого является вторымвыходом блока, первьй, второй и третий выходы третьего счетчика являютсясоответственно одиннадцатым, тринадцатым и десятым выходами блока, четвертый выход третьего счетчика соединен с вторыми входами четвертого ипятого элементов ИЛИ тактовым входомчетвертого триггера и первым инйормационным входом первого мультиплек-сора, выход которого является шестымвыходом блока, второй индюрмационныйвход первого мультиплексора и инАормационный вход первого триггераподключены к шине логического нуля,выход третьего элемента И соединен. спервым входом пятого элемента ИЛИ иявляется восьмым выходом блока, выходпятого элемента ИЛИ является девятым .выходом блока, выход четвертого элемента И соединен с управляющим входомтретьего счетчика, выходы второгомультиплексора являются выходами группы блока.1594517 Составитель И,КарноРедактор М.Бланар Техред М.Ходанич ектор СЛевкун 11 1Производственно-издательский комбинат Патент , г, Ужг л. Гагарина, 101 Заказ 2829ВНИИПИ Госу Тираж 575 ственного комитета п 113035, Москва, Ж изобрете5, Раушск Подписноеям й открытиям при ГКНТ ССС наб д. 4/5