Устройство для синхронизации памяти

)5 :06 Е 1/О ЕТЕНИЯ ЕЛЬСТ ислительной тех спользовано в б ке и может б ах синхронизации роециобеспамары е ты саа МФ 40 Ч М Ю ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЩРЫТИПРИ ГННТ СССР ОПИСАНИЕ(56) Авторское свидетельство СССРР 1439566, кл. С 06 Р 1/04, 1986.Авторское свидетельство СССР,И 1472893, кл. С 06 Г /О 4, 1987,(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗМЯИПАМЯТИ.(57) Изобретение относится к выс адаптациеи времени выдачи си низируюцих сигналов. Целью изо тения является расширение Ьунк нальных возмойностей за счет о чения временного сдвига по шаг Устройство содержит триггеры 1 элементы ИЛИ 4-9, мультиплексо 10, 11, элементы И-НЕ 12-5, с ки 16, 17, дешифратор 19, элем И 19-21, элемент НЕ 22 с соотв вуюгими связями, 1 ил, 1594516ЗО Изобретение относится к вычислительной технике ц может быть использовано в блоках синхронизации с адаптацией времени выдачи синхронизируюгих сигналов,Целью изобретения является расширение функциональных возможностейза счет . беспечецця временного сдвига ло шагам, 1 ОПа чертеже представлена схемаустройства.Устройство содержит первый 1,второй 2 и третий 3 триггеры, первыйб, второй 5, третий 6, четвертый 7,пятый 8 и шестой 9 элементы ИЛИ,первый 10 и второй 11 мультиплексоры,первый 12, второй 13, третий 1 иЧетвертый 15 элементы ИЕ, первый16 и второй 17 счетчики, дешийратор18,первый 19,второй 20 и третии 21 элементы И, элемент 11 Е 22, выход 23 признаканачала такта, выход 2 ч признака режима настройки, вход 25 разрешения,увеличецця временного сдвига выходных синхросигцалов устройства, выход 26 признака отказа устройства,вход 27 разрешения работы устройства,выход 28 признака начального состояния устройства, выход 29 признакауменьшения периода устройства, тактовые выходы 30-36, входы 37-44 группы входов задания начальных условийустройс гв аУстройство работает следующим об 35разом.1В начале устройство устанавливается ц исходное состояние путем сброса в "0" триггеров 1-3 и счетчиков16 и 17 (цепь начальной установки непоказана) .После этого устройство переходит в режим настройки синхроспгналов (СС), в процессе которой с помощью ЭИ 1 или средств встроенного контроля проводится тестирование управляемого объекта, например, оперативной памяти, при каждом обращении кцей устройство ьыдает последовательность СС, время задержки между которымц определяется как числом, так ивеличиной разделяющих их элемЕнтарных шагов, причем начальная последовательность СС формируется с максимальными интервалами, что гарантирует надежную работу памяти, но не55обеспечивает высокого быстродействия,Для повышеа 1 я быстродействия устройство выдаег в с)ормирователь синхросцгцалов управляющие сигналы, вызывающие сдвиг СС, Настройка заканчивается установкой сицлросигцалов вблизи границы области устойчивой работы на рассгоянии, обеспечивающем надежную работу оперативной памяти при небольших колебаниях температуры и питающих напряжений, По окончании настройки устройство переходит в рабочий режим, в течение котброго производится запись и считывание из ОЗУ полезной инйормации,При достаточно малой величине элементарного шага Е (увеличение Е приводит к снижению быстродействия) в оперативной памяти возможно появление сбоев, например, ввиду значитель" цых изменений температуры или питающих напряжений, вероятность которых возрастает с увеличением продолжительности работы ОЗУ, При этом установлецнь 1 х в режцме настройки цнтерва-лон между СС может оказаться недостаточно для надежного Ауцкционировация памяти в новых условиях. В последнем случае устройство йормирует управляющие сигналы, вызывающие сдвиг СС в глубину области. устойчивой работы на небольшое число элементарных шагов, повышая тем самы надежность . работы ОЗУ без значительного снижения быстродействия.Назначение входных и выходных сигналов устроцства состоит в следующем.Выход 28 - импульс на этом выходе восстанавливает исходное число шагов между всеми СС, Выход 29 - последовательность импульсов на этом выходе позволяет. выбрать в Аормирователе синхросигналов величину дискретности (элементарного шага) сдвига СС. Первый импульс вызывает уменьшение дискретности с некоторого начального значения до величины Я последующие импульсы - постепенное ее увеличение до значения Я, Выходы 30-36 последовательность импульсов. на каждом из этих выходов вызывает посте- пенное увеличение задержки соответствующего СС с шагом Е,. Выход 23 - каждый импульс означает переход к настройке очередного СС, вызывая его смещение к началу Аорьирования временной диаграммы. Выход 26 - высокий уровень означает наличие в памяти устойчивого отказа (УО), це зависящего от ее временной диаграммы. Выход 24 - низкий уровень - режимет н;. вход 25, что вызывает повторное увеличение дискретности, Этотпроцесс продолжается до тех пор,5пока она не достигает некотор гозначения ; при котором тестирование памяти заканчивается успешнои отрицательный импульс не поступаетна вход 27,С входа 27 отрицательный импульсчерез элемент ИЛИ, элемент И 20,дешифратор 18 и элемент И 2 1 проходит в Аормирователь синхросигналов,где вызывает дополнительное увеличение дискретности до величины Г;, чтонеобходимо дщ последующей надежнойработы памяти (успешное прохождениетеста при дискретности Г;,можетносить случайный характер). Одновре 20 менно отрицательный импульс с выходаэлемента ИЛИ 7 через элемент ИЛИ 4поступает на первый вход элементаИЛИ 5. Так как на его втором входеприсутствует низкий уровень напряже 25 ния с инверсного выхода триггера 1,то отрицательный импульс через элемент ИЛИ 5 проходит на суьалруюшийвход счетчика 16 и своим задним Аронтом записывает в него .единицу, Кроматого,с выхода 23 устройства он выдает 30ся в Аормирователь синхросигналов ипереключает его с режима выбора дискретности на настройку первого СС,в результате чего последний смещается к началу Аормирования временной35 диаграммы.В случае, если его сдвиг вызываетнарушение работоспособности памяти,отрицательный импульс поступает навход 25 и, пройдя элемент ИЛИ40 6, элемент И 20 и дешиАратор 18, выдается на выход 30 устройства (наинАормационных входах дешиАраторав этот момент присутствует код 001),что вызывает увеличение задержки пер".5 вого СС на один шаг. При поступленииотрицательного импульса вновь навход 25 процесс повторяется.Постепенное наращивание числа шагов между началом временной диаграм 50 мы.и первым СС происходит до тех.пор, пока работоспособность памятине восстанавливается и отрицательныйимпульс на поступает на вход 27,Пройдя элемент ИЛИ 7, элемент И 20,55 дешиАратор 18, он выдается на выход30, обеспечивая дополнительный сдвиг,первого СС на орин шаг в глубину областиустойчивой работы (успешное прохождение теста в этом случае также может 1594516 6настройки, высокий - рабочий режим(РГ), Входы 27 и 25 - появление импульса на одном из этих входов означает соответственно работоспособность и неработоспособность памятипри данной временной диаграмме. Вход37 - высокий уровень указывает наневозможность дальнейшего увеличениядискретности, Входы 38-44 - высокиеуровни указывают на невозможностьдальнейшего увеличения задержки выдачи соответствующего СС,Так как начальная последовательность СС устанавливается Аормирователем синхросигналов с максимальнымиинтервалами между всеми синхронизирующими сигналами, то тестированиепамяти заканчивается успешно и на.вход 27 поступает отрицительный импульс. Поскольку на обоих входахэлемента ИЛИ 7 оказываются логические нули (низкие уровни напряжения),то отрицательный импульс с его выхода через элемент И 20 проходит настробирующий вход дешиАратора 18,В этот момент на .информационных вхо;дах депиАратора присутствуют логические нули, поэтому отрицательный импульс появляется на его первом выходе и через элемент Н 21 выдаетсяна выход 29 устройства. Поступив вформирователь синхросигналов, он вызывает уменьшение дискретности сдвига СС с некоторой начальной величиныдо значения. Хотя число элементарных шагов между СС при этом не изменяется, однако за счет .значительного уменьшения величины шага происходит резкое сжатие временной диаграммы памяти, Одновременно отрицательный импульс с высода элементаИЛИ проходит элемент ИЛИ 4 и своимзадним Аронтом устанавливает в "1"триггер 1,Если быстродействие памяти недоста-.точно высоко дтя работы с новой временной диаграммой, то средства встроенного контроля обнаруживают ошибки .и отрицательный импульс выдается навход 25. Пройдя элемент ИЛИ 6, элемент И 20, дешиАратор 18 и элементИ 21, он поступает в Формировательсинхросигналов, который увеличиваетдискретность на некоторую небольшуювеличину до значения, Если рас-.ширения временной диаграммы оказывается недостаточно для восстановления работоспособности памяти, тоотрицательный импульс вновь поступа 159451быть случайным), Одновременно отрицательций импульс через элементы ИЛИ 4 и 5 поступает ца суммирующий вход счетчика 14, увеличивая его содержимое на единицу и ньдается на выход 23 устройства, в результате установка первого сицхросигнала заканчивается, а второй сицхросигнал смещается к началу Аормирования вре Мецной диаграммы.Установка синхросигналов с второ,го по шестой происходит аналогичноПри настройке седьмого синхросигаала в счетчике 16 записан код 111 и 15 йа выходе элемента И 19 присутствует логическая единица (высокий уровень напряжения), Поэтому отрицательный импульс, пришедший с входа 27 на первый вход элемента ИЛИ. 4, на его 20 выход,не проходит. Однако он поступает ца выход Зб через элемент И 20 и дешифратор 18, вызывая дополнительный сдвиг седьмого СС на один шаг. Одновременно по заднему Фронту отри цательного импульса на выходе элемента ИЛИ 7 устанавливается в " 1" триггер 2, в результате чего на выход 24 устройства вьдается признак рабочего режима, свидетельствующий о го тонности памяти к работе, Прохождение последующих импульсов с входа 27 на выход элемента ИЛИ 7 блокируется логической едицицей на его втором входе. 35Если в памяти присутствует неисправность, не зависящая от ее временной диаграммы, то отрицательный импульс после первого тестирования поступает не на вход 27, а на вход 40 25, В этот момент на управляющих входах мультиплексора 10 присутствуют логические нули, а на первом информационном входе - логическая единица, свидетельствующая о невозможнос ти дальнейшего увеличения дискретности (начальная временная диаграмма юормируется с максимальными задержками между всеми СС), Поэтому на выходе мультиплексора 10 оказывается 50 логический ноль, а на выходе элемента И-НЕ 12 - логическая единица, поступающая на второй вход элемента ИЛИ б и ицормационньп вход триггера 3, В результате отрицательный импульс с входа 25 на выход элемента ИЛИ 6 це проходит, В то же время по его заднему фронту устанавливается в "1" триггер 3, что приводит к выдаче на выход 26 устройства признака устойчивого отказа, Одновременно логический ноль с инверсного выхода триггера 3 поступает на установочныйвход триггера 2, переводя его н единичное состояние и вызывая вьдачу навыход 24 признака рабочего режима,В процессе установки СС можетвозникнуть ситуация, когда дополнительный сдвиг какого-либо из синхросигналов в глубину области устойчивой работы принодит к недопустимомусокращению задержки между ним и одним из еще не настроенных СС, Например, если в результате дополнительного сдвига третьего СС задержка между ним и шестым синхросигналом окажется меньше допустимой, то при настройке следующего, четвертого СС,отрицательные импульсы на вход 25приходят до тех пор, пока на вход 4 1устройства не поступает логическаяединица. Так как на управляющих входах мультиплексора 10 в этот моментприсутствует код 100., то на его выходе оказывается низкий уровень напряжения, поступающий на второй входэлемента ИЛИ 9. При цаличиии возможности увеличения дискретностц наего первом входе также присутствуетнизкий уровень. В результате логический ноль поступает ца первый входэлемента ИЛИ 8,С приходом отрицательного импульса ца вход 25 на обоих входах элемента ИЛИ 8 оказываются низкие уровни и отрицательный импульс с его выхода проходит на вход сброса триггера 3, Так как переключение последнего происходит по положительному перепаду напряжения на синхронходе (заднему Фронту отрицательного импульса), то триггер 3 остается в нулевом состоянии и ньдачи признака устойчивого отказа не происходит, Одновременно логическая единица с выхода элемента И-НЕ 12 блокирует прохождение отрицательного импульса через элемент ИЛИ 6С выхода элемента ИЛИ 8 отрицательный импульс поступает также на вход сброса счетчика 16 и через элемент И 21 в дюрмирователь синхросигналов, где увеличивает величину дискретности, Кроме того, он выдается на выход 28 устройства, восстанавливая исходное число шагов между всеми СС, В резуль 159451 ь1 О тате процесс установки синхросигналов начинается сначала (н счетчике 16записан нулевой код), но уже с большей величиной дискретности, Таким5образом, искчючается возможность сбоев при настройке временной диаграммы,вызванных дополнительным сдвигомсинхросигналов в глубину областиустойчивой работы,В рабочем режиме при отсутствииошибок в памяти на вход 27 периодически поступают отрицательные импульсы. Однако присутствие высокогоуровня на втором входе элементаИГй 7 не позволяет им пройти на еговыход и сАормированная при настройке последовательность СС сохраняется,При значительном изменении температуры или питающих напряженийблок встроенного контроля может обнаружить в памяти ошибку, и на вход25 поступает отрицательный импульс,Если в сАормированной последовательности СС сер;:мой синхросигналустанавливается в .срайнем положениии возможность его сдвига в глубинуобласти устойчивой работы отсутствует, то на вход 44 устройства поступает логическая единица, Так как на30управляющих входах мультиплексора 10присутствует код 111,то на его выходе появляется логический ноль,а навыходе элемента И-НЕ 12 и информационном входе триггера 3 - логическая единица. В результате отрицатель ный импульс с входа 25 поступает насинхровход триггера 3 и устанавливает его в "1", что приводит к выдачена выход 26 признака устойчивогоотказа, При этом временная диаграмма СС не изменяется.1Если седьмой синхросигнал не находится в крайнем положении, тоотрицательный импульс с входа 25, 45пройдя элемент ИЛИ 6, элемент И 20,поступает на стробирующий вход дешиАратора 18. Так как на его инАормационных входах присутствует код 111,то отрицательный импульс оказывается0на выходе 36, обеспечивая, сдвиг седьмого СС на один шаг в глубину области устойчивой работы. Одновременноотрицательный импульс с выхода элемента ИЛИ 6 инвертируется элементомНЕ 22, и на втором входе элементаИ-НЕ .14 появляется положительный импульс. Так как на первом входе элемента И-НЕ 14 в рабочем режиме присутствует логическая единица, то наего выходе оказывается отрицательный импульс, который поступает навычитаюглй вход счетчика 16, По егозаднему А онту происходит уменьшениесодержимого счетчика 16 на единицуи на его выходах оказывается код110.Если сдвиг седьмого СС не приводитк устранению ошибки в памяти, то навход 25 выдается отрицательнйй импульс,При отсутствии логической единицына входе 43 устройства отрицательныйимпульс, пройдя элемент ИЛИ 6, элемент И 20, дешийратор 18, выдается навыход 35 устройства (на инАормационных входах дешиАратора присутствуеткод 110), что вызывает увеличение задержки шестого СС на один шаг ЯОдновременно с выхода элемента ИЛИ 6отрицательный импульс через элементНЕ 22 и элемент И-НЕ 14 проходит навычитающий вход счетчика 16 и уменьшает его содержимое на единицу, врезультате чего на его выходах оказывается код 101. Сдвиг синхросигналов с пятого по второй происходитаналогично,При сдвиге первого синхросигнала отрицательный импульс выдается на выход 30 устройства и поступает на первый вход мультиплексора 11. Поскольку счетчик 17 находится в нулевом состоянии и на управляющих входах мультиплексора 11 присутствует код 000, то на его выходе появляется положительный импульс, который поступает на второй вход элемента И-НЕ 15. Так как на первом входе элемента И-НЕ 15 в рабочем режиме присутствует высокий уровень напряжения, на его выходе появляется отрицательный импульс, который поступает на вход предварительной записи счетчика 16. По его переднему Аронтупроисходит занесение в счетчик 16 инАормации с информационных входов, которые соединены с ниной единичного потенциала.В результате на выходах счетчика 16 появляется код 1 11. Одновременно с выхода элемента И-НЕ 15 отрицательный импульс поступает на суммирующий вход счетчика 17 и своим задним Аронтом увеличивает его содержимое на единицу, На выходах счетчика 17 оказывается.код 001, который поступает на управляющие входы мультиплексора 11. Таким образом, на первом этапеперенастройки осуществляется сдвигс первого на седьмой СС в глубинуобласти устойчивой работы, Тем самымпроисходит увеличение времени задерж 5ки между всеми СС и началом Аормирования временной диаграммы,При последующих поступлениях отрицательного импульса на вход 25 устройства процесс повторяется, начинаяс седьмого СС, Однако, так как науправляющих входах мультиплексора 11присутствует код 001, то на его выходе появляется положительный импульс,при сдвиге второго СС, При этом на 15выходе элемента И-НЕ 1.5 оказываетсяотрицательный импульс, поступающийна суммирующий вход счетчика 17 ивход предварительной записи счетчика 16, В результате содержимое счетчика 17 увеличивается на единицу ина его выходах появляется код 010 асчетчик 16 переводится в состояние1)1, Таким образом, при следующей выдаче отрицательного импульса на 25вход 25 происходит сдвиг на один шагседьмого, а не первого СС (времявыдачи первого синхросигнала не изменяется), Тем самым на втором этапе перенастройки происходит увеличение времени задержки между первыми всеми остальнымиеинхросигналамина величину Я.,Лальнейшая выдача отрицательныхимпульсов на вход 25 приводит к сдвигу. с седьмого по третий СС, При этом 35после третьего этапа перенастройкивремя задержки между вторым и оставшимися синхросигналами увеличиваетсяна величину1. . 40Таким образом, в рабочем режимепри,значительном изменении температуры или питающих напряжений происходит расширение временной диаграммы синхросигналов, Этот процесс может продолжаться до тех пор, покаочередной сдвиг СС не приведет квосстановлению надежного Аункционирования памяти.Если того не происходит, то после увеличения интервалов между всеми СС в счетчике 17 оказывается код111. При этом логические единицы появляются на всех входах элементаИ-НЕ 13, и на его выходе оказывается55логический ноль, который поступает навторой вход элеме:нта ИЕ 12, С выхада последнего логическая единицапоступает на инАсрмационньп вход триггера 3 и на второй вход элемента ИЛИ 6, При поступлении очередного отрицательного импульса на вход 25 триггера 3 устанавливается в единичное состояние и на выход 26 устройства выдается признак устойчивого отказа.Формула изобретенияУстройство для синхронизации .памяти, содержащее три триггера, шесть элементов ИЛИ, три элемента И,дешифратор, элемент НЕ,первый счетчик и первый мультиплексор, причем синхровкод первого триггера соединен с выходом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, выход которого соединен с суммирующим входом первого счетчика и является выходом признака начала такта устройства, разрядные выходы первого счетчика соединены с инйормационными входами . дешийратора, с управляющими входами первого мультиплексора и с входами первого элемента И, первый вход первого элемента ИЛИ соединен с выходом четвертого элемннта ИЛИ, с первым входом второго элемента И и с синхровходом второго триггера, прямой выход которого соединен с первым входом шестого элемента ИЛИ, с первым входом четвертого элемента ИЛИ и является выходом признака режима настройки устройства, выход первого элемента И соединен с вторым входом первого элемента ИЛИ и, с информационным входом второго триггера, первый вход третьего элемента ИЛИ соединен с первым входом пятого элемента ИЛИ, с синхровходом третьего триггера и является входом разрешения увеличения временного сдвига выходных синхросигналов устройства, прямои выход третьего триггера является выходом признака отказа устройства, инверсный выход третьего триггера соединен с входом установки в "1" второго триггера, инйормационньй вход первого триггера соединен с шиной единичного потенциала устройства, инверсный выход первого триггера соединен с вторйм входом второго элемента ИЛИ, стробирующий вход дешийратора соединен .с выходом второго элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого соединен с информационным входом13 159451 С Составитель Е.ТороповРедактор М,Бланар Техред М,Ходанич Корректор 0.1 юпле Заказ 2829 Тираж 561 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 45 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 третьего триггеравторой вход четвертого элемента ИЛИ является входом разрешения работы устройства выход пятого элемента ИЛИ соединен с входаи сброса в "0" первого счетчика и третьего триггера, с первым входом третьего элемента И и является выходом признака начального состояния устройства, первый инверсный выход дешигратора 10 соединен с вторым входом третьего элемента И, выход которого является выходом признака уменьшения периода выходных импульсов устройства, выход шестого элемента ИЛИ соединен с вто рым входом пятого элемента ИЛИ, инверс" ные выходы дешиАратора с второго по и-й являются тактовыми выходами соответственно с первого по и-й устрочства, первый инйормационный вход пер вого мультиплексора соединен с вторым входом шестого элемента ИЛИ и яв. ляется первым входом группы задания начальных условий стройства, инАормационные входы первого мультиплек . сора с второго по и-й являются входами соответственно с второго по и-й задания начальных условий устройства, инверсный внход первого мультиплексора соединен с третьим входом шесто го элемента ИЛИ, о т л и ч а ю ш е ес я тем, что, с целью расширения Аункциональных возможностей устройства за счет обеспечения временного сдвига по шагам, в него введены четы 35 ре элемента И-НЕ, второй счетчик и второй тельтиплексор, причем первыйвход первого элемента И-НЕ соединенс инверсным выходом первого мультиплексора. второй вход первого элемента 11-НЕ со динен с выходом второгоэлемента И-НЕ, входы которого соединены с управляютми входами второгомультиплексора и с разрядными выхо-.дами второго счетчика, первый входтретьего элемента И-НЕ соединен спервым входом четвертого элементаИ-НЕ и с прямым выходом второго триггера, выход первого элемента И-НЕсоединен с вторым входом третьегоэлемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с вторым входом третьего элемента И-НЕ, выход которого соединен с вычитаюшим входом первогосчетчика, выход четвертого элементаИ-НЕ соединен с входом разрешения записи первого счетчика и с сукмнруюшимвходом второго счетчика, вход сброса в "0" которого соединен с выходомпятого элемента ИЛИ, второй вход.четвертого элемента И-НЕ соединен синверсным выходом второго мультиплексора, инАормационные входы которого с первого по и-й соединены синверсными выходами дешиАратора соответственно с второго по п-й, (и+1)-ййнАормационный вход второго мультиплексора,соединен с инАормационнымивходами первого счетчика и с шинойединичного потенциала устройства;