Цифровой интерполятор

ПИСАНИЕ ИЗОБРВТОРСКОМУ СВИДЕТЕЛЬСТ ТЕНИЯ(54) ЦИФРОВОЙ ИНТЕРП (57) Изобретение отн тельной технике и мо Р зовано в многоканаль ЯТОР сится к вычислижет быть испольых инФормационемах, Цель иэобаппаратурных запоставленной целятор, содержаское устройстнхронизации,ввельтиалексор. 7динамики АН У,Н.Б.Копытчуканов и Д.Ю.Ту но-измер ретения трат. Дл ли в циФ щий ариФ во, реги дены бло 4 ил. 1 тельных сис кращение стижения овои интерп етико-логич льство СССР 7/30, 1984. ство СССР 15/353, 1985. тр и блок с паяятМ и м абл,бретение относитс вычислинике и тельнои и измерительной тех может быть использовано в многоканаль ных инАормационно-измерительных систе мах, устройствах обработки данных и системах управления для восстановления Аункций по их дискретным значениям при выводе инАормации на многоканальные быстродействующие самопишущие приборы, электроннолучевые трубки и т.д.Цель изобретения - сокращение аппаратурных затрат.На Фиг.1 представлена Аункцио альная схема циАрового интерполятора на Фиг.2 и 3 - временные диаграммы, поясняющие его работу; на Аиг.4 - схема одного из возможных вариантов реализации блока синхронизации.ЦиАровой интерполятор содержит блок 1 памяти, мультиплексор 2,арифметико-логическое устройство 3, регистр 4, блок 5 синхронизации и генератор 6 тактовых импульсов,вынГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидеВ 1124338, кл. С 06Авторское свидетеУ 1425712, кл. С 06 2ход 7 интерполятора, инФормационный вход 8 интерполятора.В составе многоканальной системы интерполятор.может иметь обрамлякицие блоки, например счетчик 9 адреса, блок 10 памяти, циАроаналоговые. пре образователи 11-1-11-И, где Б - число каналов, и дешиАратор 12.Одна из возможных реализаций блока 5 синхронизации (Аиг.4) содержит генератор 13 импульсов, элементы И 14-17 счетчики 18-20, а также шиФ- ратор 21.Принцип действия устройства основан на способе восстановления непре рывной Функции по ее дискретным от счетам х методом параболической сплайн-ийтерполяции. Алгоритм построения интерполирующей Функции сводится к последовательному вычислению величин= -- а - - а = -2 а 2 2 2 3 2 а, 6 а - 2 а1О а - -а За -ф 2ш(ш+1)--- а -2 ш 2 1или, что то же самое 1 4 9 пРф 2 ф 2 ф 2 фф 2 где х - код 1-й выборки в п-м каинале,ЯоеЯ, - вспомогательные величины, 8 - код выходного сигнала ви-м канале, п=0,1,И.Определение Я, а затем и Б происходит в течение ш циклов между выборками, а величина Яопределяется толькоодин раз на ш циклов в момент поступления кода очередной вы-. борки х .Рассмотрим реализацию алгоритма на примере Формирования реакции на единичную выборку х код амплитуды которой равен а. При этом положим, что коды всех остальных выборок равны нулю.В начальный момент времени (Фиг.2) величины Боп, 8 , Б равны нулю, В момент С, с появлением кода х=а (Фиг.2 а) величина 8 пп принимает значения кода выборки х(Фиг.2 б).После этого величина Ясуммируется с ,Б, в соответствии с Формулой (2). Величина Я,в интервале времени Сописывается последовательностью кодов: О, а, 2 а, Заша, где ш=2 - число циклов суммирования. Величина 8, которая вычисляется по Формуле (3), после каждого цикла сум мирования описывается последовательностью кодов Очевидно, что в интервале времениСзначение Я возрастает по ли тнейному закону, а 8- по кадратичному (Фиг.2). При этом после ш циклов суммирования величины Яи Бп,шаравны соответственно ша и -а.В момент времени С (Фиг.2 б) сновы вычисляется Я . С учетом того, что в данном примере последующиевыборки равны нулю, величина Б рав- на 3Я = а " - (ша) -- (,- а)2 ш пР 2 В следующие ш циклов в интервалевремени 1 С ;СДвеличина Я, последоивательно уменьшается и достигает пос- "0 ле ш-го цикла в момент времени Сзначения -ша, а Б в момент времениЗС принимает такое же значение, какое было в момент времени С , т,е.пР(- )а (Фиг.2), В момент времени С снова вычисляется величина 84, С уче.том новых значений Ящи 82 онаравна201 шБ = О -- (-ша) - -а(-а) = а,2 п, тп 2 Далее, в интервале времени 1С 43в каждом цикле Явозрастает по линейному закону, а Я уменьшается по квадратичному (Фиг.2). В момент времени С величины 88 равны нулю, а следовательно, и Я, принимает нулевое значение.ЗоЕсли входной код и далее равеннулю, то эти значения сохраняютсясколь угодно долго.ГраФик величины Япредставляет 35 собой импульсную переходную функцию,состоящую из трех гладко-сопряженныхотрезков, каждый из которых описывается квадратичной зависимостью и является базовьв сплайном второго по рядка (Фиг.2 г).Синхронизация работы устройстваосуществляется выходными сигналамиблока 5 синхронизации. На структурной схеме одного из вариантов реа лизации блока синхронизации (фиг.4),цифры в скобках над соответствующими выходами блока 3 синхронизацииобозначают номер блока интерполятора (Фиг.1), управляемого по, данно му выходу, Запуск блока 5 синхронизации осуществляется выходным импульсом генератора 6, который сбрасываетсчетчик 18. При этом открываетсяэлемент И 14 и выходные импульсы генератора 13 через элемент 14 поступают на счетный вход счетчика 18.Выходной код счетчика 18 при йомощи шифратора 21 преобразуется в,сигналы управления.Сигналы на первых трех выходахР,С,Н шифратора 21 разрешают прохождение выходных импульсов генератора 13 через элементы 15-17 на вхо 5ды синхронизации записи регистра 4,блока 1 памяти и стробирования дешифратора 12 соответственно. Сигнална четвертом выходе 3 шифратора21 поступает на инвертирующий вход 10элемента И 14 и счетный вход счетчика 19, Сигналы на пятом, шестом и. седьмом выходах 1(,Ь,М шиАратора 21задают операцию арифметико-логического устройства 3, направление передачи кода через мультиплексор 2и адрес одного из операндов Б , Б,Б , Эти сигналы поступают соответственно на входы управления арифметико-логического устройства 3, 20адресные входы мультиплексора 2 ипервые адресные входы блока 1 памяти,После окончания цикла суммирования сигнал на четвертом выходе ,Гшифратора 21 закрывает элемент И 14,прохождение выходных импульсов генератора 13 на счетный вход счетчика 18 прекращается и он останавливается, Одновременно сигнал на четвертом выходе шиАратора 21 поступаетна счетный вход счетчика 19, выходной код которого определяет номеробрабатываемого канала, и поступаетна вторые адресные входы блока 1 памяти, первые адресные входы блока10 памяти и адресные входы дешифратора 12. Сигнал переполнения 11 счетчика 19 поступает на счетный входсчетчика 20. Сигнал на выходе состояния "О" счетчика 20 поступаетна вход шифратора 21 и определяет,в режиме вычисления каких величиннаходится устройство. Если этот сигнал равен логической 1 , то вычисляются значения Б ь Б юБтиесли логическому 1 О"э то вычисляются только текущие значения Б,Б. 25 Так как-е разряды второго, тре :тьего, четвертого и пятого входов мультиплексора 2 подключены к входам 1, 1+1, 1+1 с+1, +21 с разрядов блока 1 памяти, то прохождение кода через эти входы мультиплексора соот ветствует его умножению на констан 1 1ты 12 2 щ Арцфметцко-логические устройства 3 реализуют три операции над двумл операндами У и Х, которые подаются соответственно на его первый ц второй входы 2 = У + Х; 2 = Х - Х;2 = Х, где 2 - результат на его выходе. Последняя операция 2=Х соответствует пропусканию операнда на выход без изменений.В соответствии с принципом действия в многоканальном циАровом интерполяторе можно выделить два режима работы. Первый - определение величин Бо , Б , Б- режим начальнойОпустановки. Второй - вычисление текущих значений Б,и Б в течение щциклов между выборками, Значения Б и исходные значения Б и Бпоследовательно определяются для каждого канала, когда счетчик 20 находится в нулевом состоянии (на выходе состояния "О" счетчика 20 сигнл логической "1"), Текущие значения Б и Бвычисляются при остальных состояниях счетчика 20 также для каждого канала. На временных диаграммах (Аиг.З) представлены вычисляемые величины (Фиг.За), состояние счетчика 19 (Фиг.36) и счетчика 20 (Фиг.Зв). Счетчик 20 имеетщ состояний 0,1,2щ. Номер кана-. ла и определяется состоянием :четчика 19, который имеет И состояний О, 1,2, ,И. На выходе счетчика 19 последовательно Аормируются коды каналов, для которых производятся вычисления величин Б, БнБаиСигналы на выходе блока 5 при вычислении значений Б , Б Б, когда сигнал на выходе состояния 0 счетчика 20 равен логической "1" или принимает значение логического "0", могут быть представлены в виде таблицы, в которой принята следующая кодировка адресов и сигналов управления: "1" на выходе Р - сигнал синхронизации записи регистра 4, "1" на выходе С - сигнал синхронизации записи блока 1 памяти; "1" на выходе Н - сигнал стробирования на входе дешифратора 12, который с его выхода поступает на вход синхронизации записи одного из цифроаналоговых преобразователей 11, "1" на выходе Л- блокируется счет счетчика 18, "00", "01", "10" на группе выходов к - выбирается ячейка блока 1 памяти, в которой хранятся величины Бд, Б,"00.1" "010", "011" на группе выхо- тдов Ь - с выхода мультиплексора 2 на мвход Х ариФметико-логического устрой- р5ства 3 выдается код с выхода бло- ска 10 памяти или код с выхода блока 1 нпамяти, умноженный на константу 1,з11л"01", "10" на группе выходом М определяет операцию ариФметико-логического устройства 3: 2=Х, 2=7+Х, 2=т-Х соответственно, Знаком 1 обознача 15 ется произвольное состояние сигналов.Вычисление величин БОО э Б . ФЯь происходит следующим образом. После сброса счетчика 18 выходным импуль 20 сом генератора 6 этот счетчик устанавливается в состояние "0" (0000)При этом код выборки х и из блока 10 памяти, адрес которого определяется выходными кодами 1 и и соответственно счетчиков 9 и 19, через мультиплексор 2 при заданной операции устройства 3 2=Х заносится в регистр 4. Далее, при состояниях "1", "2", "3" (0001, 0010, 0011) счетчика 18 на вход арифметико-логического устройства 3 из блока 1 памяти через мультиплексор 2 поступает содержимое Бп ячейки, адрес которой определяется кодом на группе выходов М шиФратора 21, Код Б, умножается 1на константу - , проходя через муль 2 тп типлексор 2, и три раза вычитаетсяиз содержимого регистра 4, результат 40вычитания вновь заносится в регистр 4.Затем при состоянии "4" (0100) счетчика 18 из блока 1 памяти черезмультиплексор 2 выводится код Бкоторый на выходе мультиплексора 2 1умножается на - и затем вычитаетсятп из содержимого регистра 4. Таким образом, в регистре 4 хранится код 50 нового значения Б ,которое определя-.ется Формулой (1). Выходной код регистра 4 при состоянии "5" (0101) счетчика 18 заносится в ячейку блока 1 памяти, предназначенную для55 хранения кода Б(см.таблицу).При состоянии "6" (0110) счетчика 18 из блока 1 памяти через мультиплексор 2 выводится код Б 1, без изенения подаваемый на вход х ариФмеико-логического устройства 3, и сумируется с содержимым регистра 4,авным Б. Результат вычислениянова заносится в регистр 4, выходой код которого теперь равен новомуначению Б, и определяется Формуой (2). При состоянии "7" (0111)четчика 18 этот код заноситсяв ячейку блока 1 памяти, предназначенную для хранения кода Я 1 (см.таблицу),При состоянии "8" (1000) счетчика 18 иэ блока 1 памяти через мультиплексор 2 выводится код Я , которыйна выходе мультиплексора умножается на константу 1/2 и затем вычитается из содержимого регистра 4, которое равно Б,п, Затем при состоянии"9" (1001) считчика 18 из блокапамяти через мультиплексор 2 без изменения выводится код Б , которыйсуммируется в устройстве 3 с содержимым регистра 4. Выходной код регистра 4, равный теперь новому зна-чению Б, которое определяется Формулой (3), при состоянии "10" (1010)счетчика 18 заносится в ячейку блока 1 памяти, предназначенную для хранения кода Б , и в преобразователь 11 - и, на вход синхронизациизаписи которого с выхода дешифратора 12 поступает импульс (см,таблицу)После того, как счетчик 18 пере йдет в состояние "11" (1011), элемент И 14 закрывается, а счетчик 1911 11увеличивает, свое состояние на 1После следующего запуска блока 5синхронизации начинается определение составляющих Яп , Я11Ям дляследующего канала .После определения значений Бдля всех каналов счетчик 20 увеличивает свое состояние на " 1 " . В следующих циклах суммирования определяются только новые значения Я, , Я ,вычисление которых происходит присигнале логического " 0" на выходесостояния " 0" счетчика 20 ,В этом случае при состояниях"0" - "4" счетчика 18 на выходахблока 5 синхронизации сигналы.не Формируются, При состоянии "5". (0101) счетчика 18 из блока 1 памяти вь 1 водится код Бп, который через мультиплексор 2 и устройство 3 заносится10 72 б Вьводм виораторв 21 Состоаниесчетчкка ена ОО 1 ОО Х 1 О О 1 О О х гсЯ,г о гт-х г г - - Я2 В 2" 1 О о х грег -2 а Я,о о ех х х о г-г+х Я оо ав хх ххх 1 О ОО 1 О 1 ООО о о г-т-х ф" 2 Яео о кг х ".;ф о ооо 9 1460 без изменений в регистр 4 (см.таблицу), Последовательность выдачи сигналов из блока 5 синхронизации при состояниях счетчика 18 "б" - "11"5 полностью совпадает с рассмотренной. Формула изобретенияЦифровой интерполятор, содержащий арифметика-логическое устройство, ре гистр, блок синхронизации, управляющий выход которого соединен с входом микрокоманды арифметика-логического устройства, выход которого соединен с информационным входом регистра, 15 вход записи которого соединен с первым выходом блока синхронизации, вход запуска которого соединен с входом запуска интерполятора, о т л и ч а ющ и й с я тем, что, с целью сокраще ния аппаратурных затрат, в неговведены блок памяти и мультиплексор, выход которого соединен с первым информационным входом арифметико-логического устройства, второй информаци онный вход которого соединен с выходом регистра и информационным входомблока памяти, первый адресный входкоторого соединен с вторым выходомблока синхронизации, третий выходкоторого соединен с управляющим входом мультиплексора, первый информационный вход которого соединен с информационным входом интерполятора,1.-е разряды второго, третьего, четвертого и пятого информационных входов мультиплексора соединены с выходами (д, 2.+1, 1+1+1, г+2 О-х разрядов блока памяти (2.=1,2,1 с,Е=1 ода, ш. =2 - число циклов суммированйя), второй адресный вход которога соединен с четвертым выходомблока синхронизации, пятый выход которого соединен с входом записи блока памяти, вход установки интерполятора соединен с входом установки бло-:ка синхронизации, выход регистра соединен с информационным выходом интерполятора.14607262Продолжение таблицы Вхопи аифрвторв 2 еавй Виходм аифрвторв 21 Л Ь С РХ К С Н 0 0 1 9,м 1 ХХАХ Х Ф 001 00 О О О 141 аХаХХХ+вт0 м е ч в а а е Х - беврввиичиое состолнне Состолние ,счетчике18 О 1 1,О1 0 111 0 0 1 1 0 1 1О 1 О 000 1 О 8ХХХХ ХХХ ХХ ЬХ +1ФетЬевв а О1460726 Составитель А.БогословскихРедактор В.Данко Техред М.Ходанич Корректор Г.Решетник ия роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарин Заказ 543/56 ВНИИПИ Государ Тираж 667венного комитета по изобретения113035, Москва, Ж, Раушская и откаб., д писноепри ГКНТ СССР