Устройство для контроля цифровых данных

(57).тель 11 17 РО ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Патент ВеликоУ 1366013, кл. С 01974.Зарубежная радиоэлек1984, У 10, с. 24-4Зарубежная элект1983, У 7, с. 18-27 СТРОИСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫИ обретение относится к вычис технике. Его использование темах хранения, передачи и ЯО 1381718 А 1 работки цифровой информации позволяет повысить надежность и достоверность работы устройства, которое со"держит регистр 1 данных, блок 2 мультиплексирования, вычислитель 3 контрольных разрядов, блок 4 управления,вычислитель 6 синдрома и блок 7 обнаружения ошибок, Благодаря введениюблока 5 элементов И, а также выполнению блоков 2-7 в соответствии с новым модифицированным кодом Хэмминга,устройство при более простом выполнении обеспечивает выдачу такогосиндрома, который позволяет для 16-,32- и 64-разрядного входного кода исправлять двойные ошибки любого типаи обнаруживать многократные ошибки,2 з.п. ф-.лы, 10 ил, 1 табл,;55 2;49 Фиг,10 Составитель О.РевинскийТехред Л.Сердюкова Корректор Н, Король Редак гор Л,Лежнина Зака. 1194/55 Тираж 928ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное 11 ро( н пенно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4 бигпы 5 о синдро-ИП 017 О +О 11 1 г; 1 В0000 С7 0001 007 ДО ШЛ 1 7 О 0 1 0 1 1 О 0 О О О 7 7;19 Сб;гаа;г 1;ИИзобретение относится к вычислительной технике и может быть использовано в системах хранения, передачии обработки цифровой информации,Цель изобретения - повышение надежности и достоверности работы устройства.На фиг. 1 изображена блок-схемаустройства для контроля цифррвых данных; на фиг. 2 - таблица модифицированного кода Хэмминга, на основе которого построено предлагаемое устройство; на фиг. 3-8 даны функциональные схемы соответственно блока управления, блока мультиплексирования,вычислителя контрольных разрядов,вычислителя синдрома, блока элементов И и блока обнаружения ошибок; нафиг. 9 показано соединение четырех 20устройств для контроля данных длянаращивания разрядности входного кода на фиг. 10 представлена таблицарасшифровки синдрома ошибки.Устройство для контроля цифровых 25данных содержит регистр 1 данных,блок 2 мультиплексирования, вычислитель 3 контрольных разрядов, блок 4управления, блок 5 элементов И, вычислитель 6 .синдрома и блок 7 обнаружения ошибок. На фиг, 1 обозначеныпервые и вторые информационные входы8 и 9, адресные входы 10, первый,второй и третий управляющие входы11 - 13, информационные выходы 14, первьй, второй и третий управляющие выходы 15-17, Разрядность входов 8 равна шестнадцати,В устройстве для, контроля цифровых данных используются новая модификация кода Хэмминга, которая представлена таблицей кодирования дляинформационных слов разрядностью 16,32 и 64 бит соответственно (фиг, 2).Новая модификация крда Хэмминга основана на теории линейных кодов с неравной защитой различных разрядовинформационного слова и предназначена обеспечить защиту от двойных ошибок двух старших разрядов информационного слова. Для этого предлагаемое50устройство формирует К контрольныхразрядов (фиг. 2), число которых определяется по формулеК = 2 + 1 од (в+1),где ш - разрядность информационного55слова.Выбор для защиты двух разрядовтакже основан и на том, чтобы обеспею. чить возможность исправления максимального числа двойных ошибок приданном числе контрольных разрядови при этом обеспечить исправлениепрактически всех двойных ошибок, которые могут возникнуть в этих двухразрядах или в одном из них и в любом другом из остальных (ш) разрядов кодового слова,Блок 4 управления выполнен (фиг,3)на триггере 18, дешифраторе 19, элементах И 20, элементах ИЛИ 21.Выполнение блоков 2, 3, 6 и 5 длямодифицированного кода Хэмминга приведено на фиг. 4-7.Блок 7 обнаружения ошибок выполнен (фиг. 8) на дешифраторах 22, элементе 23 равнозначности, элементахИЛИ 24, элементах И-НЕ 25, элементахИ 26 и элементе ИЛИ-НЕ 27.Для обеспечения работы с кодамибольшей разрядности (32 и 64) можновключить совместно (фиг. 9) несколько рассматриваемых устройств 28. Приэтом их в:.оды 8 образуют информационную шину 29. Входы 9.1 первого изустройств 28 являются входами 30,входы 10 образуют адресную шину 31,а управляющие входы 11-13 всех уст"ройств 28 объединяются во входы 32-34.Выходы 14.4-17.4 последнего устройства28 (для 32 - разрядного кода - выходы14.2-17.2) являются выходами 35-38выборки.Устройство для контроля цифровыхданных работает следующим образом.Сначала рассмотрим работу устрой-ства при разрядности ш = 16 бит, азатем при наращивании разрядности(на примере ш = 16 бит).Возможны два режима работы устройства:режим кодирования, который задается логическим нулем на входе 13 ("режим работын);- режим декодирования, который задается логической единицей на входе 13 (" режим работы" ),В начальный момент времени с информационных входов 8 устройства поступает 16-разрядное слово на регистр 1 данных, С входов 1 О ("номер БИС) устройства на входы дешифратора 19 блока 4 поступает двухразрядная кодовая комбинация, значения которой приведены в таблице,381718 НазначениЬ Входы 10 Выходы дешифратора 19 Номер БИС Номера информационных разрядов входноХ го кода 0 О О О 1 0 0 1 О О 1 - 16 Первая 17-32 33-48 0 1 О Вторая О 0 О О 1 0 Третья Четвертая 49-64 1 1 30 Поскольку работу устройства рассматриваем сначала при разрядности щ = 16 бит, то на входы 10 устройства поступает кодовая комбинация 00, На входы 9 ("контрольные разряды/синдром ) в режиме кодирования на вычис литель 6 синдромов поступают логические нули, а в режиме декодирования - контрольные разряды, считайные из памяти вместе с информационными раэрядами.Устройство для контроля запускается в работу импульсным сигналом, приходящим по входу 11 (сигнал начала операции) и поступающим на первый управляющий (синхронизирующий) вход регистра 1 данных, записывая в него 16-разрядное информационное слово, и на первый управляющий вход блока 4 управления, устанавливая в единичное состояние триггер 18 (фиг. 3) . 40 Информационные разряды с выхода регистра 1 данных поступают на вычислитель 3 контрольных разрядов и на блок 2 мультиплексирования, на управляющие входы которого поступают управляющие сигналы с блока 4 управления.Блок 2 мультиплексирования посылает на вычислитель 3 те информационные разряды, которые участвуют в формировании контрольного слова или синдроме ошибки для щ = 16 бит (см. таблицу кодирования для щ = 16 бит на фиг. 2), В вычислителе 3 происходит формирование разрядных сумм по модулю два (К - К ) тех информационных55 разрядов, которые помечены знаком "Х" в таблице кодирования на фиг. 2, Указанные разрядные суммы по модулю два (контрольные разряды) поступают на вычислитель 6 синдрома и блок 5 элементов И, который по сигналам управления от блока 4 запретит прохождение разрядной суммы по модулю два Кц на вычислитель 6.В режиме кодирования вычислитель 6 формирует семь контрольных разрядов С, - С, которые поступают на выходы 16 ("контрольное слово/синдром ошибки ) устройства, Формирование сигналов Ошибка", "Одиночная ошибка , "Многократная ошибка" на выходах 17-15 запрещается в данном режиме подачей логического нуля на входе 13 ("режим работы" ) устройства.В режиме декодирования вычислитель 6 формирует семь битов синдрома ошибки (Б - Б ), которые поступают на выходы 14 устройства и на входы блока 7 обнаружения ошибок. Блок 7 формирует по единичному значению сигнала на входе 13 устройства соответственно сигнал "Ошибка"О, нет ошибкикоторый поступа 1, есть ошибка,ет на выход 17 (" Ошибка" ) устройства, и сигналы "Одиночная ошибка"О, нет11и Многократная ошибка1, да0, неткоторые пост пают соот(1, да фветственно на выход 15 (" Одиночная ошибка" ) и выход 16 ("Многократная ошибка" ) устройства.После того, как сформированное контрольное слово или синдром ошибки вмЕсте с сигналами ошибки считывается из устройства, на вход 12 (" сброс" ) приходит импульсный сиг 1381718нал, который поступает на второй вход (сброса) регистра 1 данных и на К-вход триггера 18 в блоке 4 управления, устанавливая его в нулевое состояние, А блок 4 управления ус 5 танавливает в исходное состояние остальные блоки устройства.Л р и м е р 1. Пусть для формирования контрольного слова в устройство поступило 16-разрядное информационное слово (Р- Р) вида 0000000100001000. Тогда на выходе вычислителя 6 будем иметь контрольное слово (С, - С ) вида 000 1010,15 которое поступает на входы 15 устройства.П р и м е р 2, Пусть данное информационное слово и соответствующее ему контрольное слово были считаны из памяти и поступили на устройстводля контроля данных.а, Предположим, что возникла одиночная ошибка в третьем информационном разряде, т.е. информационное слово имеет вид 0010000100001000. Тогдана выходе вычислителя 6 будем иметьсиндром ошибки (Я- Б ) вида 1101000,который поступает на выходы 14 устройства и на блок 7 обнаружения ошибок,Тогда на выходе 17 блока 7 обнаружения ошибок будем иметь сигнал "Ошибка", равный "1", а на выходах 15 и16 этого блока 7 будем иметь соответственно сигнал "Одиночная ошибка",равный " 1" и сигнал "Многократная 35ошибка , равный "0 .б. Предположим, что возникла двойная ошибка в первом и третьем инфорционных разрядах, т.е, информационноеслово имеет вид 1010000100001000,40Тогда на выходе вычислителя 6 будемиметь синдром ошибки (8 в : Б ) вида001100 1. Аналогично пункту а на выходе 17 блока 7 обнаружения ошибок45будем иметь сигнал Ошибка , равный" 1"; а на выходах 15 ц 16 будем иметьсоответственно сигнал "Одиночнаяошибка, равныи 0 , и сигнал Многократная ошибка", равный " 1",в, Предположим, что возникла тройная ошибка в третьем, шестом и четырнадцатом информационных разрядах,т.е, информационное слово имеет вид0010010100001100. Тогда на выходевычислителя 6 будем иметь синдром 55(Б - Я,) вида 0011010, В дальнейшемустройство сработает аналогичнопункту б. Для примеров 2 а, 2 б, 2 вм можно также пользоваться таблицейрасшифровки синдрома ошибки (фиг,10)с учетм того, что биты Ь,Я, синдрома ошибки равны нулю.Теперь рассмотрим работу в режименаращивания разрядности при ш ==64 бит, т.е, работу 4 ш-разрядногоустройства для контроля (фиг. 9).4 ш-разрядное устройство для контроля данных работает также в двухрежимах:режим кодирования, который задается логическим нулем по входу 34( режим раббты")режим декодирования, которыйзадается логической единицей по входу 34,Работа всех устройств 28 аналогична описанной работе устройства приш = 16 бит эа следующим исключением.В начальный момент времени навходь, 18 устройства 28 поступают со-.ответственно информационные словадов 29, На входы 10 устройства 28поступают соответственно двухразрядные кодовые комбинации 00, 01, 10 и1, с входов 31 ("номер БИС"). Устройства 28 запускаются в работу импульсным сигналом, поступающим повходу 32.1, В режиме кодирования по входам30 на входы 9,1 устройства 28. 1 поступают логические нули, а неполныеконтрольные разряды с выходов 16.1устройства 28,1 поступают на входы9,2 устройства 28,2, где произойдет,их сложение по модулю два со сформированными неполными контрольными разрядами устройством 28.2, затем этасумма по модулю два с выходов 14,2устройства 28.2 поступает на входы9,3 устройства 28.3 и т,д. Полноеконтрольное слово будет сформировано в устройстве 28,4 и с выходов 14,4оно поступает на выходы 35,Формирование сигналов Ошибка","Одиночная ошибка" и "Многократнаяошибка" в данном режиме также эапрещается;2, В режиме декодирования по входам 30 на входы 9.1 устройства 28.1поступает контрольное слово, соответствующее полному информационному слову Р - Р . Работа устройств 28аналогична описанной работе по пункту 1, только с выходов 14.4 устрой"тва 28,4 будет поступать полный син13817дром ошибки на выходы 35, а с выходов 17-15 устройства 28.4 будут поступать соответственно сигналы "Ошибка", "Одиночная ошибка" и "Многократ5ная ошибка на выходы 38-36 соответственно, А после приема всей информации из устройств 28 на вход 33 поступает импульсный сигнал сброса, покоторому происходит установка в исходное состояние блоков устройства 28.П р и м е р 3. Пусть для формирования контрольного слова на устройства 28 поступают соответственно информационные разряды (Р - П) вида0000000100001000, (Р, - 1,) вида10000000 10000000, (П - й,д) вида0001000000010000, (Р - В) вида0000 100000000001. Тогда на выходе 2 О14.1 устройства 28.1 получим неполное контрольное слово (С- С ),вида 001010000, на выходах 14,2 устройства 28.2 - (Со - С)г вида100111000 на выходах 14.3 устройства 28.3 - (С - С),вида 000101000,а на выходе 14.4 устройства 28.4получим полное контрольное слово(С - С ) вида 11111 1000, котороепоступает на выходы 35. 30П р и м е р 4. Пусть указанноев примере 3 информационное слово(О - П ) и соответствующее ему полное контрольное слово (С, - С) былисчитаны из ЗУ и поступили для конт -35роля на 4 ш-разрядное устройство дляконтроля данных,а. Предположим, что произошлаодиночная ошибка в первом информационном разряде, т.е, (О, - В, ) имеет вид 10000000 10000 1000, а (П -Ростались без изменений. Тогдаьна выходах 14.1 устройства 28.1 получим неполный синдром (Б, - Б ), вида000010100, на выходах 14.2 устройства 28.2 - (Б - Б ) вида 100000100,на выходах 14.3 устройства 28.3(Б - Б е) з вида 000010100, а на выходах 14.4 устройства 28.4 получимполный синдром ошибки (Б- Б ) вида 1110001000, который указывает наданную одиночную ошибку (фиг. 10),На выходах 17, 15 и 16 устройства28.4 получим соответственно сигналы;"Ошибка", равный "1", "Одиночнаяошибка", равный " 1" и "Многократная 55ошибка", равный "0".б, Предположим, что произошладвойная ошибка во втором и четвертом 18 8информационных разрядах, т,е. (Р П, ) имеет вид 0101000100001000, а (Р - О ) остались без изменения.Тогда на выходах 14. 1 устройства 28,1 получим неполный синдром (Б, Б ) вида 111101100; на выходах 14,2 устройства 28.2 (Б, - Б), вида 011111100, на выходах 14.3 устройства 28,3 (Б- Б ), вида 111101100, на выходах 14.4 устройства 28.4 получим полный синдром ошибки (Б, Б ) вида 000111100, который указывает на данную двойную ошибку (фиг,10). На выходах 17, 15, 16 устройства 28,4 получим соответственно сигналы "Ошибка", равный " 1", "Одиночная ошибка", равный "0", "Многократная ошибка", равный "1".в, Предположим, что вовникла пятикратная ошибка в шестом, восьмом, двадцать пятом, сороковом и сорок восьмом информационных разрядах, т.е. информационное слово (П, - П, П, П - В В, - В) имеет вид 000001000000010000, 1000000000000, 0001000100010001, 0001000000000001. Тогда на выходах 14, 1 устройства 28.1 будем иметь неполный синдром (Б, - Б) вида 101110000, на выходах 14.2 устройства 28.2 получим тогда (Бо Бв)г вида 011110010, на выходах 14.3 устройства 28,3 получим тогда (Б, - Б) 111111010, а на выходах 14.4 устройства 28.4 получим полный синдром ошибки (Б - Б) вида 0001010 10, который соответствует данной пятикратной ошибке (фиг. 10). На выходах 17, 15, 16 устройства 28.4 получим соответственно следующие сигналы: "Ошибки", равный " 1", "Одиночная ошибка", равный "0" и "Многократная ошибка", равный "1".Таким образом, устройство для контроля цифровых данных позволяет повысить достоверность работы за счет обеспечения воэможности исправления двойных ошибок любого типа, так как формирование синдрома двойной ошибки не зависит от типа двойной ошибки и исправление двойной ошибки в последующих устройствах происходит толь ко по виду самого синдрома ошибки, в то время как в устройстве-прототипе одна иэ двух ошибок (постоянная) исправляется путем ее двойного инвертирования, затем формируется новый синдром ошибки, который указывает на оставшуюся одиночную ошибку, кото 1381718 101. Устройство для контроля цифровых данных, содержащее регистр данных, информационные входы которогоявляются первыми информационнымивходами устройства, выходы регистраданных соединены с первыми входамивычислителя контрольных разрядов,первые выходы которого подключенык первым входам вычислителя синдромов, выходы которого соединены с информационными входами блока обнаружения ошибок, первый и второй выходыкоторого являются одноименными управляющими выходами устройства, блокмультиплексирования и блок управления, информационные входы которогоявляются адресными входами .устройства, первый управляющий вход регистра дачных является первым управляющим входом устройства, о т л и ч аю ще е с я тем, что, с целью повышения надежности и достоверностиработы устройства, в него введенблок элементов И, первый управляющийвход блока управления подключен кпервому управляющему входу устройства, информационные входы блока мультиплексирования подключены к соответствующим выходам регистра данных,второй управляющий вход которогообьединен с вторым управляющим входом блока управления и является вторым управляющим входом устройства,первые и вторые выходы блока управления соединены с управляющими входами соответственно блока мультиплексирования и блока элементов И, выходы блока мультиплексирования соединены с соответствующими вторыми входами вычислителя контрольных разрядов, второй выход которого подключен к информационному входу блока элементов И, выходы которого соединены с вторыми входами вычислителя синдрома, третьи входы и выходы которого являются соответственно вторыми информационными входами и информационными выходами устройства, управляющий вход и третий выход блока обнаружения оши 35 рая исправляется по виду синдромаошибки, Кроме того, обеспечиваетсявозможность простого обнаружениямногократных ошибок любого типа, В5случае возникновения многократнойчетной ошибки формируется такой синдром ошибки который имеет четный вес(кроме одиночной ошибки в 1-м информационном разряде), Для обнаружениямногократной нечетной ошибки предлагаемое устройство анализирует двабита синдрома ошибки ББ. Наличиетакой ошибки определяется следующими значениями битов 88, 01 - кро- .15ме одиночной ошибки в 1-м информационном или С контрольном разрядах;10, - кроме одиночной ошибки в 1316, 32, 48 информационных и С контрольном разрядах,11 - кроме одиноч Оной ошибки во 2-м информационномразряде (фиг, 10).Кроме того, предлагаемое устройство позволяет повысить надежностьи упростить устройство, особенно 25при наращивании разрядности до 64-хбит путем отказа от дополнительныхлогических вентилей. Это достигается эа счет рационального формирования синдрома ошибки (или контрольныхразрядов) с помощью двух вычислителей блока мультиплексирования блокаэлементов И и блока управления,обеспечивающих коммутацию информационных разрядов в соответствии стаблицей кодирования, использоватьустройство для контроля данных длясовместной работы с любым типом памяти (ОЗУ, ПЗУ, ЗУПВ и т.п.) независимо от их организации так как оно 40имеет во можность работы с информационным словом разрядностью 16, 32или 64 бит; увеличить быстродействиепоследующих устройств исправлениядвойных ошибок, так как обнаруженная двойная ошибка исправляется сразу аппаратно по виду синдрома ошибки, который формирует предлагаемоеустройство, в то время как в устройстве-прототипе при обнаружении двой 50ной ошибки (при первом считыванииинформации из ЗУ) производится инвер-.тирование считанной информации и еезапись в ЗУ, затем повторное считывание информации в инверсной форме, врезультате чего постоянная ошибка55исправляется, затем производится новое формирование синдрома ошибки,который указывает на оставшуюся одиУ ночную ошибку, вызванную случайнымсбоем. В результате этого для исправления двойной ошибки устройством-прототипом необходимо выполнять двойнойцикл записи/считывания информациив ЗУ. Формула изобретениябок являются соответственно третьим управляющим входом и третьим управляющим выходом устройства.2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок обнаружения ошибок выполнен на первом - четвертом дешифраторах, первом - десятом элементах И-НЕ, первом - седьмом элементах И, первом и втором 10 элементах ИЛИ, элементе ИЛИ-НЕ и элементе равнозначности, входы которого объединены с одноименными входами первого элемента ИЛИ и соответствующими входами дешифраторов и являются информационными входами блока, выход первого разряда первого дешифратора подключен к первым входам первого элемента И и первого и третьего элементов И-НЕ, выход второ го разряда первого дешифратора подключен к первым входам третьего элемента И и четвертого - десятого элементов И-НЕ, выход третьего разряда первого дешифратора подключен к 25 первым входам вторых элементов И и И-НЕ, выход нулевого разряда второго дешифратора соединен с вторыми входами третьего и четвертого элементов И-НЕ, выход третьего разряда второго дешифратора соединен с вторыми входами шестого и восьмого элементов И-НЕ, выход четвертьго разряда второго дешифратора соединен с вторыми входами девятого и десятого35 элементов И-НЕ, выходы пятого и шестого разрядов второго дешифратора соединены с вторыми входами соответственно пятого и первого элементов И-НЕ, выход седьмого разряда второ го дешифратора соединен с вторыми входами второго и седьмого элементов И-НЕ, выход нулевого разряда третьего дешифратора подключен к третьим входам второго - шестого, девятого и десятого элементов И-НЕ, выход второго разряда третьего дешифратора подключен к третьим входам первого и седьмого элементов И-НЕ выход третьего разряда третьегоУ50 дешифратора подключен к третьему входу восьмого элемента И-НЕ, выход нулевого разряда четвертого дешифратора соединен с четвертыми входами первого - восьмого элементов И-НЕ, выходы первого и второго разрядов55 четвертого дешифратора соединены с четвертыми входами соответственно десятого и девятого элементов И-НЕ,выходы второго и третьего элементов И-НЕ соединены с вторыми входами соответственно первого и второго элементов И, выход первого элемента И-НЕ подключен к третьему входу первого и первому входу четвертого элементов И, выходы четвертого - десятого элементов И-НЕ подключены соответственно к второму - восьмому входам третьего элемента И, выходы первого - третьего элементов И соединены с одноименными входами второго элемента ИЛИ и элемента ИЛИ-НЕ, выход элемента равнозначности соединен с вторым входом четвертого элемента И, выход которого подключен к четвертым входам второго элемента ИЛИ и элемента ИЛИ-НЕ, выходы которых соединены с первыми входами соответственно пятого и шестого элементов И, выход первого элемента 1 ПИ подключен к первому входу седьмого элемента И и вторым входам пятого и шестого элементов И, третьи входы которых и второй вход седьмого элемента И объединены и являются управляющим входом блока, выходы шестого, пятого и седьмого элементов И являются соответственно первым - третьим выходами блока.3. Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок управления выполнен на триггере, элементах И, элементах ИЛИ и дешифраторе,первый и второй входы которого являются информационными входами блока, Я- и К-входы триггера являются соответственно первым и вторым управляющими входами блока, выход триггера подключен к первым входам первого - четвертого элементов И, выходы дешифратора соединены с вторыми входами соответствующих элементов И, выход первого элемента И соединен с первыми входами первого и второго элементов ИЛИ, выход второго элемента И подключен к второму входу нервого и первым входам третьего - пятого элементов ИЛИ, выход третьего элемента И соединен с третьим входом первого, вторым входом четвертого и первым входом шестого элементов ИЛИ, выход четвертого элемента И подключен к третьему входу третьего и вторым входам второго, пятого и шестого элементов ИЛИ, выходы первого и четвертого элементов И и первого - четвертого элементов ИЛИ явля 13 1381718ются соответствующими первыми выходами блока, выходы пятого и шестого алементон 1 ПИ являются соответствующими вторыми выходами блока.