Вероятностный преобразователь аналог-код

(5 СССРНРЫТИЙ ИСАНИЕ ИЗОБРЕТ ЛЬСТВ ные выка, 197 етельство С3 М 1/04,Й ПРЕОБРАЗО 3 ь ОСУДАРСТВЕННЫЙ НОМИТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И К АВТОРСКОМУ.СВИ(71) Всесоюзный научно-исследовательский институт научного приборостроения Ленинградского научно-производственного объединения "Буревест(72) Г.В,Добрис, Л,В.Золотарев,В.Г.Корчагин, Л.Я.Кравцови Д.Е.Лакийчук(56) Гладкий В,С, Вераятност числительные модели. И.: Нау 3,с. 113-115Авторское свид ССР В 756626, кл, Н 0 1980, (54) ВЕРОЯТНОСТНЬ ВАТЕЛЬ АНАЛОГ - КОД, (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в измерительных системах, измерительно-вычислительных комплексах и системах контроля и управления повышенной надежности. Цель -повышение надежности и помехоустойчивости и обеспечение самоконтроля,Вероятностный преобразователь аналог -код содержит три идентичных взаимосвязанных канала преобразования, каждый из которых выполнен на генераторе 1 псевдослучайных чисел, первом ивтором коммутаторах 2, 3, цифроаналоговом преобразователе 4, компараторе5, первом и втором элементах И 6, 7первом и втором счетчиках 8,9,третьем коммутаторе 10, сумматоре 11, регистре 12, третьем элементе И 13,первом и втором дешифраторах 14, 15четвертом коммутаторе 16, четвертомэлементе И 17, блоке 18 управления,мажоритарном элементе 19, трех элементах 20 индикации отказов каналовпреобразования. Предложенное устройство позволяет повысить надежность ипомехоустойчивость эа счет различнаго сдвига фаз сигналов генераторов 1и мажоритарного режима работы трехканалов преобразования. 1 э.п. ф-лы,2 кл 3 табл.2715 - начальная ус 3461 ратора отказов,тановка ГПСЧ.Устройство работает следующим образом.По сигналу "Пуск" из блока 18 управления выдается сигнал начальной установки 715. Начальная установка ГПСЧ для каждого канала преобразования в целях повышения помехоустойчивости и достоверности результатов производится посредством записи различных ненулевых кодов, например,101010, 111000, 010101 - соответственно для первого, второго и третьего каналов преобразования. По нулевому значению сигнала 72 "Адрес комму 1татора младших разрядов из блока18, нулевому значению сигнала УЗ "Адрес коммутатора старших разрядов и 20признак второго цикла и сигналу 741 Ю"Признак первого цикла", выдаваемымблоком 18 в первом цикле преобразования, коммутатор 2 передает на входы старших разрядов ЦАП 4 коды свыхода генератора 1 псевдослучайныхчисел, второй коммутатор 3 передает на входы младших разрядов ЦАП 4 логические нули, а выход компаратора 5 через элемент И 6 подключается к входу счетчика 8. При поступлении очередного сигнала У 1 "Сдвиг ГПСЧ" из блока 18 на вход генератора 1 на его выходах формируется новое псевдослучайное число, которое преобразуется в случайное напряжение на выходе ЦАП 4. 30 35 1 136Изобретение относится к автомати" ке и вычислительной технике,и может быть использовано в измерительных системах, измерительно-вычислительных комплексах и системах контроля и управления повышенной надежности,Цель изобретения - повышение надежности и помехоустойчивости и обеспечение самоконтроля.На фиг. 1 приведена функциональная схема вероятностного преобразователя, аналог - код на фиг. 2 функциональная схема блока управления. Вероятностный преобразователь,аналог - код (фиг, 1) содержит триидентичных канала преобразования,каждый из которых выполнен на генераторе 1 псевдослучайных чисел (ГПСЧ)первом 2 и втором 3 коммутаторах,цифроаналоговом преобразователе (ЦАП) 4,компараторе 5, первом 6 и втором 7элементах И, первом 8 и втором 9 счетчиках, третьем коммутаторе 10, сумматоре 11, регистре 12, третьем элементе И 13, первом 14 и втором 15 дешифраторах, четвертом коммутаторе 16,четвертом элементе И 17, блоке 18 управления, мажоритарном элементе 19 итрех элементах 20 индикации отказовканалов преобразования.Блок 18 управления (фиг. 2) выполнен на коммутаторе 21 условных переходов, постоянном запоминающем устройстве (ПЗУ) 22, счетчике 23, регистре 24, элементе 25 задержки,элементе ИЛИ 26, резервированном генераторе 27 тактовых импульсов, элементе И 28, первом 29 и втором 30триггерах, коммутаторе 31 адреса,кнопке 32 "Пуск" и кнопке 33 "Останов",Функциональное назначение сигналов управления на соответствующих выходах блока 18 управления; У 1 сдвиг ГПСЧ; У 2 - адрес коммутатора младших разрядов; 73 - адрес коммутатора старших разрядов и признак второго цикла; У 4 - признак первого цикла; У 5 - сброс счетчиков; 76 - адрес коммутатора первого слагаемого; У 7 - +1 Р,; 78 - инвертировать; 79 вычесть; 710 - запись в регистр результата; 711 - строб дешифратора упорядочения, 712 - строб коммутатора результата; 713 - строб мажоритарного элемента 714 " строб дешиф 40 45 50 55 Блок 18 управления, который формирует, последовательности управляющих сигналов, представляет собой микропрограммное устройство управления с микрокомандами, "зашитыми в ПЗУ 22. Сигнал начального пуска выдается с выхода кнопки 32, и по нему устанавливается в единичное состояние, триггер 30, который позволяет пропустить синхроимпульсы с генератора 27 через элемент И 28, Частота синхроимпульсов делится на триггере 29, и с его выходов обеспечивается чтение ПЗУ 22 и запись адреса следующей микрокоманды из формата микро- команды через коммутатор.31 в регистр 24 адреса, Условные переходы от сигнала переноса сумматора 11 и от выхода счетчика 23 формируют младший разряд адреса через коммутатор 21 при записи в регистр 24, Сброс счетчика 23 после его отработки и при136346начальной установке производитсячерез элемент ИЛИ 26. Элемент 25задержки обеспечивает задержку записи в регистр 24 на время прохождениякода через коммутаторы 31 и 21,При сравнении напряжения на выходе ЦАП 4 с напряжением входного сигнала на компараторе 5 на его выходеформируется единичный сигнал, еслинапряжение с ЦАП меньше, чем напряжение на входе канала. Единичныйсигнал при своем появлении прибавляется к содержимому счетчика 8. Генератор 1 псевдослучайных чисел формирует последовательность псевдослучайных чисел периода И = 2 -1, в которойотсутствует единственное число - нуль.Поэтому по истечении первого циклапреобразования из И тактов в счетчике 8 образуется 1-разрядный код, определяющий старшие К/2 разрядов выходного напряжения (К=21),Во втором цикле преобразования,переход к которому осуществляется по 25появлении сигнала переноса на счетчике 23, который обеспечивает записьединицы в младший разряд адреса через коммутатор 21 в регистр 24, формируется с выхода ПЗУ 22 .блока 18набор управляющих сигналов УЗ "Адрескоммутатора старших разрядов и признак второго цикла", У 2 "Адрес коммутатора младших разрядов", Т 1 "СдвигГПСЧ",35В этом цикле сформированный всчетчике 8 код через коммутатор 2поступает на входы старших разрядов ЦАП 4, на его младшие разрядычерез коммутатор 3 поступают кодыс выходов генератора 1 псевдослучайных чисел, а выход компаратора 5 через элемент И 7 подключается к входусчетчика 9. На выходе ЦАП формируется случайное напряжение, представляю 45щее сумму постоянного напряжения,.пропорционального коду в счетчике 8, ислучайного напряжения на выходе генератора 1 псевдослучайных чисел, Этонапряжение сравнивается с входным на 50пряжением, и результат сравнения (единица, если напряжение на выходе ЦАПменьше входного напряжения, и нуль впротивном случае) заносится в счетчик 9. По окончании второго циклапреобразования из И = 2 -1 тактов в55счетчике 9 образуется 1-разрядныйкод соответствующий младшим К/2 разрядам входного напряжения (Х(. 1 аАналогично работают второй и третий каналы преобразования, Отличиемв их работе является то, что во втором и третьем каналах используютсягенераторы псевдослучайных чисел,формирующие сдвинутые по фазе последовательности псевдослучайных чисел,что достигается установкой различныхначальных состояний ГПСЧ, в результате чего ни одно из псевдослучайныхчисел Х,= 1,2,3, получаемых навыходах этих генераторов в некоторомтакте К, не совпадает. Этим обеспечивается неидентичность последовательностей бинарных символов, поступающих на входы счетчиков 8 и 9 вкаждом из параллельных каналов преобразования, и следовательно, малаявероятность одинакового искажениярезультата преобразования в результате добавления к преобразуемому напряжению импульса помехи,После окончания второго цикла преобразования и сброса счетчика 23 3(подготовка к преобразованиям последующих чисел) организуется сравнениерезультатов преобразований, находящихся в счетчиках 8 и 9 каждого канала преобразования.Сравнение величин Х , Х , Х Результатов преобразования производится попарным вычитанием содержимыхсчетчиков 8 и 9 смежных каналов. Врезультате образуются разности величин К = Х;-Х , (1,1 Е 1,2,3),Итогом анализа разностей КУ являхется упорядочение взаиморасположениявеличин Х,. Оно производится на основе классификации набора сигналовпереноса сумматоров м., при проиэводстве попарных вычитаний величинХ,-Х, Х-Х Х -ХДля этого блоком 18 управленияпосле завершения второго цикла преобразования вырабатывается набор управляющих сигналов 76 "Адрес коммутатора первого слагаемого" (в инверсном коде), 79 "Вычесть", 710 "Записьв регистр результата", 77 "Перенос впервый разряд (+Р;), 711 "Строб дешифратора упорядочения",По этим сигналам на вход первого слагаемого сумматора 11 подается результат преобразования своего канала свыхода счетчиков 8 и 9 через первыйвход коммутатора 10, на вход второго слагаемого подается результат преобразования смежного канала. Для10 15 20 25 ЗО 35 40 5136первого канала зто результат с второго канала, для второго канада - стретьего канала, для третьего канала - с первого канала.На вход команд сумматора подаютсясигналы "Вычесть" и "Перенос" в первый разряд, благодаря которым вычитание двух чисел на сумматоре производится как сложение в дополнительномкоде.С выхода суммы сумматора 11 разность К 1 записывается в регистр(х)112 результата по сигналу Запись .врегистр результата", С выхода переноса сумматора 11 сигнал переносао 3; записывается в дешифратор 14 упорядочения по сигналу "Строб дешифратора упорядочения". Результат переноса сумматора запоминается в дешифраторе 14, содержащем элементы памятина входе,Все варианты упорядоченного расположения величин Х, Х , Х по анализу результатов переноса ы, при об 11разовании разностей К " представлены(х 1в табл, 1,В результате упорядочения величинна выход канала преобразования всегдапропускается средняя по абсолютномузначению величина Х.;. Выходной коддешифратора 14 образует адрес коммутатора 16, с выхода которого один изего входных сигналов, являющийся результатом преобразования Х какоголибо д-го канала преобразования,подается на выход коммутатора и далеена вход мажоритарного элемента 19. Кодировки входов и выходов дешифратора 14 приведены в табл, 2,Кроче анализа упорядоченного расположения результатов преобразования в устройстве осуществляется анализ сравнения значения разностей К 1 ве(Х 1 личин преобразования Х; с допустимой погрешностью Е, требуемой точностью преобразования.Этой цели служит анализ на наличие нулей старших разрядов разностей результатов преобразований с помощью элементов И 13.1Если разность Крезультатов(х 1преобразований Х ., и Х; меньше допустимой погрешности , то с выхода элемента И 13 получают единичный сигнал, в противном случае - нулевой. Анализу подвержены все разряды регистра 12, кроме двух последних,34618 что обеспечивает вычисление с точностью .0,13.Для того, чтобы можно было ана-лизировать разности К , они должны быть в прямом коде. В случае, если при образовании разностей результат переноса ы; = О, что означает признак вычитания большего числа из меньшего, то необходимо инвертировать содержимое регистра 12,В блоке 18 управления анализируется результат вычитания, и при о)= 0 после вычитания он выдает набор управляющих сигналов 76 "Адрес коммутатора первого слагаемого", У 8 "Инвертировать", У 7 "Перенос в первый разряд", 710 "Запись в регистр результата".После преобразования разности в прямой код производится переход на анализ сравнения значения разностей Кс допустимой погрешностью с пре(хооразования.Все варианты анализа разности по всем каналам приведены в табл. 3. Для производства итогового анализа блок 18 управления выдает набор управляющих сигналов 712 "Строб коммутатора результата", 713 "Строб мажоритарного элемента", 714 "Строб дешифратора отказов".По этим сигналам дешифратор 16 отказов проиндицирует отказавшие каналы, а в случае выработки признака общей аварии он заблокирует своим сигналом прохождение через элемент И 17 на коммутатор 16 строба. В случае отсутствия сигнала строба на коммутаторе он не пропускает на свой выход сигнала Х; преобразования. Во всех остальных случаях при наличии на коммутаторе 16 сигнала стро 45ба, прошедшего через элемент И 17,результат преобразования того канала, на который указывает выходнойкод дешифратора 14 упорядочения, проходит через коммутатор 16 в мажоритарный элемент 19.Необходимость мажоритарного эле- мента 19 обусловлена полной отказоустойчивостью устройства. Даже при отказе канала два других значения результата из прочих каналов дают навыходе мажоритарного элемента и, соответственно, канала правильный результат,формула 7 13634и э о б р е т е н и я 1. Вероятностный преобразователь аналог - код, содержащий первый канал преобразования, выполненный на блоке управления, первом и втором коммутаторах, цифроаналоговом преобразователе, компараторе, первом.и втором элементах И первом и втоЭ10 ром счетчиках, генераторе псевдослучайных чисел, управляющий вход которого подключен к первому выходу блока управления, выход подключен к первым информационным входам первого и второго компараторов, второй информационный вход последнего подключен к шине нулевого потенциала, выход - к входу младших разрядов цифроаналогового преобразователя, управ 20 ляющий вход - к второму выходу блока управления, третий выход которого подключен к первому входу второго элемента И и к управляющему входу первого коммутатора, второй информационный вход которого подключен к выходу первого счетчика, а выход - к входу старших разрядов цифроаналогового преобразователя, выход которого подключен к первому входу компарато 30 ра, второй вход которого является входной шиной, выход подключен к второму входу второго элемента И и к первому входу первого элемента И,второй вход которого подключен к четвертому выходу блока управления, выход подключен к счетному входу первого счетчика, вход сброса которого объединен с входом сброса второго счетчика и подключен к пятому выходу бло 40 ка управления, о т л и ч а ю щ и й - с я тем, что, с целью повышения надежности и помехоустойчивости и обеспечения самоконтроля, в него введены дополнительно второй и третий каналы преобразования, аналогичные первому,45 а в каждый канал преобразования введены третий и четвертый коммутаторы, сумматор, регистр, третий и четвертый элементы И, первый и второй дешифраторы, мажоритарный элемент и три элемента индикации отказа каналов преобразования, при этом в каждом канале преобразования первый информационный вход третьего коммутатора объединен с первым информационным входом четвертого коммутатора и подключен к выходам первого и второго счетчиков, управляющий вход подключен к шестому 61 8выходу блока управления, второй информационный вход - к выходам старшихи младших разрядов регистра, выход -к первому информационному входу сумматора, первый, второй и третий управляющие входы которого подключенысоответственно к седьмому, восьмомуи девятому выходам блока управления,второй информационный вход объединенс вторым входом четвертого коммутатора, выход переноса сумматора подключен к первому информационному входупервого дешифратора и к первому входублока управления, а выход суммы подключен к информационному входу регистра, управляющий вход которогоподключен к десятому выходу блокауправления, выход старших разрядовподключен к входу третьего элемента И, выход которого подключен кпервому информационному входу второго дешифратора, первый, второй и третий выходы которого подключены к входам соответствующих элементов индикации отказа каналов преобразования,четвертый выход подключен к инверсному входу четвертого элемента И,выход которого подключен к управляющему входу четвертого коммутатора,выход которого подключен к первомуинформационному входу мажоритарногоэлемента, выход которого является со-ответствующей выходной шиной, первыйи второй адресные входы четвертогокоммутатора подключены к соответствующим выходам первого дешифратора,управляющий вход которого подключенк одиннадцатому выходу блока управления, двенадцатый выход которого подключен к прямому входу четвертогоэлемента И, тринадцатый выход - к управляющему входу мажоритарного элемента, четырнадцатый выход - к управляющему входу второго дешифратора, пятнадцатый выход - к входам установки генератора псевдослучайныхчисел, причем первые информационныевходы первого и второго дешифраторов,четвертого коммутатора и мажоритарного элемента первого канала преобразования объединены соответственно стретьими информационными входами соответствующих элементов во второмканале преобразования и с вторыми информационными входами соответствующихэлементов в третьем канале преобразования, вторые информационные входыуказанных элементов и .рвого канала9 13634 преобразования объединены соответственно с первыми информационными входами соответствующих элементов во втором канале преобразования и с третьими,информационными входами со 5 ответствующих элементов в третьем канале преобразования, а третьи информационные входы укаэанных элементов первого канала преобразования объеди О иены соответственно с вторыми информационными входами соответствующих элементов во втором канале преобразования и с первыми информационными входами соответствующих элементов в третьем канале преобразования, шестнадцатый выход блока управления первого канала преобразования подключен к третьему входу блока управления второго канала преобразования и к второму входу блока управления третьего канала преобразования, шестнадцатый выход блока управления второго канала преобразования подключен к второму входу блока управления первого канала преобразования и к третьему входу блока управления третьего канала преобразования, шестнадцатый выход блока управления третьего канала преобразования подключен к треть-ему входу блока управления первого канала преобразования и к второму входу блока управления второго канала преобразования, вторые входы компараторов второго и третьего каналов преобразования объединены с вторым входом компаратора первого канала преобразования. 2, Преобразователь аналог - код40 поп, 1, отличающийся тем, что блок управления в каждом канале преобразования выполнен на коммутаторе адреса, коммутаторе условных переходов, постоянном запоми" нающем устройстве, счетчике, регист 45 .ре, элементе задержки, элементе И, элементе ИЛИ, первом и втором триггерах, кнопках "Пуск" и "Останов",61резервированном генераторе тактовых импульсов, первый вход которого является вторым входом блока управления, второй вход - третьим входом блока управления, выход является шестнадцатым выходом блока управления и подключен к первому входу элемента И, второй вход которого подключен к выходу второго триггера, выход - к счетному входу первого триггера, первый выход которого подключен к входам стробирования коммутатора адреса и коммутатора условных переходов и входу элемента задержки,-второй выход подключен к управляющему входу постоянного запоминающего устройства, группа выходов которого подключена к соответствующим первьм информационным входам коммутатора адреса, выходы с первого по четырнадцатый являются соответствующими выходами блока управления, адресный вход подключен к выходу регистра, управляющий вход которого подключен к выходу элемента задержки, а информационные входы - соответственно к выходам коммутатора адреса и к выходу коммутатора условных переходов, первый информационный вход которого являешься первым входом блока управления, адресный вход подключен к пятнадцатому выходу постоянного запоминающего устройства, второй информационный вход - к выходу счетчика, вход сброса которого подключен к выходу элемента ИЛИ, счетный вход подключен к шестнадцатому выходу постоянного запоминающего устройства, семнадцатый выход которого подключен к первому входу элемента ИЛИ, второй вход которого объединен с вторыми информационными входами и входом адреса коммутатора адреса, входом установки в "1" второго триггера и подключен к выходу кнопки "Пуск" и является пятнадцатым выходом блока управления, выход кноп ки "Останов" подключен к входу установки в "О" второго триггера.(Х 3 е 6 Х О д, Х Х,11 2 Ф О Х р и м е ч а н и е. Сочетание 8 допускает по преобразования на выход Тение любого канала а 2 Выходной наб У Входи/п ор таршийазряд Младшийразр 1 О О О О 1 О 2 О 3. О Набор результатов попарного сравнения)363461 14 Таблица 3 Анализ нулей старших разрядовх) (х) Индикация отказов 1 11 111Признакобщейаварии УУ пп 0 0 0 0 Оф 0 0 0 0 0 0 0 0 0 1 4 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 О 0 0 0 0 с. Я)к . . . Корректор О.Кравцова тавител ред М.Д едактор А.Ога 379/53 Тираж 900 ПВНИИПИ Государственного комитетапо делам изобретений и открыти .113035, Москва, 3-35, Раушская наб ак писно СР4/5 графическое предприятие жгород, ул. Проект водственно)На выход передается результат преобразования второгоканала Х.+ На выход передается результат преобразования первогоканала.На выход передается результат преобразования третьегоканала,