Программируемый коммутатор

(51)4 Н 03 К 17 0 ИЯ ПИСАНИ ЗОБРЕТ ВТОРСКОМУ С укоданов льство СССР17/00, 1983.ство СССР17/00, 1984. ЬФ вь 1 УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относится к автоматике и вычислительной технике. Можетбыть использовано в устройствах дляпрограммного управления и коммутации каналов с заданной очередностью.Цель изобретения - повышение достоверности работы устройства за счетконтроля на каждом шаге коммутации1287277 очередности коммутируемых каналов.Устройство содержит блок 1 управления, два счетчика 2, 6, элементИЛИ 3, элемент И 4, блок 5 элементовИЛИ, блок 7 памяти, регистр 8, дешифратор 9, В устройство введеныблок 10 ввода, генератор 11 импульсов, блок 12 памяти, блок 13 анализа, триггеры 14-16, элементы И 17-19,элемент ИЛИ 20, формирователи 21-23 1Изобретение относится к автоматике и вычислительной технике и может .быть использовано в устройствах для программного управления и коммутации каналов с заданной очередностью,Целью изобретения является повышение достоверности работы устройства путем контроля на каждом шаге коимутации очередности коммутируемых каналов.На фиг. 1 представлена блок-схема программируемого коммутатора, на фиг. 2 - схема блока управления, на фиг. 3 - схема блока анализа.Программируемый коммутатор содержит блок 1 управления, счетчик 2, элемент ИЛИ 3, элемент И 4, блок 5 элементов ИЛИ, счетчик 6, выходы которого соединены с адресными входами блока 7 памяти, выходы которого соединены с входами регистра 8, выходы которого соединены с входаии дешифратора 9. Кроме того, программируемый коммутатор содержит блок 10 ввода, генератор 11 импульсов, блок 12 памяти, блок 13 анализа, триггеры 14-16, элементы И 17-19, элемент ИЛИ 20, формирователи 21-23 импульсов элемент 24 задержки, блок 25 сравне. ния, при этом выходы блока 10 ввода соединены с информационными входами блока 7 памяти ипервыми входами блока 5 элементов ИЛИ, выходы которого соединены с адресными входами блока 12 памяти, первый вход 26 коммутатора соединен с первым входом элемента ИЛИ 3, выход которого соединен с первым входом 27 блока 1 управления, входы 28 и 29 коммутатора соединены соответственно с К и Б (единичным) импульсов, элемент 24 задержки,блок 25 сравнения, На чертеже такжепоказаны входы 26, 28, 29 коммутатора, входы 27, 30, 33, 34 блока управления, управляющие входы 3 1, 32,38, 43 блоков памяти, выходы 35, 36,37, 39 блока управления, выходы 40,45, 46 коммутатора, информационныевходы 41 блока анализа, выходы 42,44 блока анализа. 3 з.п. Ф-лы, 3 ил. 2входами триггера 14, инверсный выходкоторого соединен с вторым входом 30блока управления и первым входомэлемента И 4, прямой выход триггера 5 14 соединен с первыми управляющими 1 входами 3 1 и 32 блоков 7 и 12 памяти,с первым входои элемента И 17 и входом формирователя 21 импульсов, выход которого соединен с вторым входомэлемента ИЛИ 3, третьим входом 33блока 1 управления и К-входом счетчика 6, выходы которого соединены садресными входами блока 7 памяти, информационными входами блока 12 памяти и первыми входами блока 25 сравнения, выход генератора 11 импульсовсоединен с вторым входом элементаИ 17 и четвертыи входом 34 блока 1.управления, первый выход 35 которогосоединен с входом блока 10 ввода,второй выход 36 - с К (нулевыи) входои триггера 15, третий выход 37 - свторым управляющим входом 38 блока 7памяти и вторым входом элемента И 4,четвертый выход 39 - со счетным входом счетчика 6, выход элемента И 17соединен со счетным входом счетчика2, выходы младших разрядов которого 30соединены с управляющими входами блока 13 анализа и вторыми входами блока 5 элементов ИЛИ, выход старшегоразряда счетчика 2 соединен с первымвходом элемента И 18, выходы дешифратора 9 соединены с первыми выходами 35 40 устройства и с информационнымивходами 41 блока 13 анализа, первыйвыход 42 которого соединен с Ь"входомтриггера 16, инверсный выход которого соединен с управляющим входом 40 счетчика 2, прямой выход триггера 1610 15 20 25 30 35 управления. 40 45 50 55 3 1соединен через последовательно включенные формирователь 22 импульсов иэлемент 24 задержки с первым входомэлемента ИЛИ 20, второй вход которо.го соединен с выходом элементаИ 4, выход элемента ИЛИ 20 соединенс. вторым .управляющим входом 43 блока12 памяти, выходы которого соединеныс вторыми входами блока 25 сравнения,выход .которого соединен с первымвходом элемента И 19, второй входкоторого соединен с вторым выходом44 блока 13 анализа, выход элементаИ 19 соединен с Б-входом триггера15, прямой выход которого являетсявторым выходом 45 коммутатора, исоединен с входом формирователя 23импульсов, инверсный выход триггера15 соединен с вторым входом элемента И 18, выход которого являетсятретьим выходом 46 устройства, выходформирователя 23 импульсов соединенс К-входами регистра 8, триггера 16,счетчика 2 и третьим входом элемента ИЛИ 3. Кроме того, блок 13 анализа содержит группы 47 и 48 элементовИ, группу 49 элементов ИЛИ, инверторы 50, 51, элементы ИЛИ 52, 53,дешифратор 54, причем первый информационный вход 41.1 блока 13 анализа соединен с вторым входом элемениа 49,1 ИЛИ из группы 49 элементовИЛИ, вторым входом элемента 47.1 Ииз первой группы 47 элементов И ипервым входом элемента 48.1 И изгруппы 48 элементов И, информационные входы 4 1.2-4 1.М блока соединеныс первыми входами соответствующихэлементов ИЛИ из группы 49 элементовИЛИ и элементов И из групп 47 и 48элементов И, выход каждого предыдущего элемента ИЛИ из группы 49 элементов ИЛИ соединен с вторыми входамипоследующих элементов ИЛИ из группы49 элементов ИЛИ и элемента И изгруппы 47 элементов И, выходы элементов И группы 47 элементов И ивыход элемента 49.МИЛИ из группы49 элементов ИЛИ через инвертор 50соединены с входами элемента ИЛИ 52,выход которого через инвертор 51 соединен с вторым выходом 44 блока 13анализа, управляющие входы блока 13анализа соединены с входами дешифратора 54, выходы которого соединены свторыми входами элементов И из группы 48 элементов И, выходы которыхсоединены с входами элемента ИЛИ 53,выход которого соединен с первым выходом 42 блока 13,287277 4 Кроме того, блок 10 ввода содержит последовательно включенные коммутационные элементы, шифратор 55 и коммутатор 56, выходы которого являются выходами блока 10 ввода, а управляющий вход коммутатора 56 - входом блока 10 ввода, Блок 1 управления содержит триггеры 57 и 58, счетчик 59, элементы И 60 и 61, дешифратор 62,мажоритарный элемент 63, вход 27блока 1 управления соединен с Я-входом триггера 57, К-вход которого соединен с 3-входом триггера 58, выходоми третьим входом мажоритарного элемента 63; второй вход которого соединен с входом 34 блока 1 управленияи со счетным С-входом счетчика 59, управляющий Ч-вход которого соединен с прямым выходом триггера 57 и с первым входом элемента И 61, второй вход которого соединен с входом 30 блока 1 управления, а выход - с выходом 35 блока 1 управления, инверсный выход триггера 57 соединен с К-входом счетчика 59, выходы которого соединены с входами дешифратора 62, первьй, второй и третий выходы которого соединены соответственно с выходами 36и 3 блока 1 управления и с первымвходом мажоритарного элемента 63, выход триггера 58 соединен с первымвходом элемента И 60, второй входкоторого соединен с первым выходомдешифратора 62, а выход элементаИ 60 соединен с выходом 39 блока 1 11 рограммный коммутатор работает следующим образомВ исходном состоянии триггеры,регистр, счетчики, блоки памяти находятся в нулевом состоянии, Работаустройства разделяется на рЬкимы записи и чтения. В режиме записи вблоки памяти 7 и 12 с помощью блока10 вводится программа коммутации каналов. В этом режиме триггер 14 устанавливается внешним сигналом ЗАПИСЬс входа 28 в нулевое состояние и подготавливает к открыванию элементыИ 4, 61. В блоке 10 ввода каждаяклавиша (коммутационный элемент) соответствует определенному каналу, аочередность нажатия клавиш соответствует заданной программируемой очередности коммутации каналов, Клавиши взаимоисключающие. При нажатииодной клавиши на выходе шифратора 55формируется код данной клавиши, который подается на входы коммутатора56, По импульсному сигналу "Ввод", который затем подается оператором, па входу 26 через элемент ИЛИ 3 срабатывает триггер 57 в блоке 1. Триггер 57 включает счетчик 59, на который поступают тактовые импульсы от генератора 11. Счетчик 59 образует с дешиФратором 62 распределитель, Кроме того, триггер 57 открывает элемент И 61, сигнал с выхода которого разрешает подачу кода нажатой клавиши с выхода коммутатора 56 на инФормационный вход блока 7 памяти и через блок 5 элементов ИЛИ - на адресный вход блока 12 памяти, Счетчик б находится в нулевом состоянии, и с его выходов нулевой код подает- ся на. адресные входы блока 7 памяти и на инФормационные входы блока 12 памяти., При нулевом состоянии триггера 14 на управляющие входы режи - мов блоков 7, 12 памяти подаются низ" кие уровни, соответствующие режиму записи. В блоке 1 управления импульс с первого выхода дешиФратора 62 обнуляет триггер 15 и подается на элемент И 60. Импульс с второго выхода дешиФратора 62 подается на второй вход 38 управления блока 7 памяти и через элемент И 4 и элеь 1 ент ИЛИ 20 на второй вход 43 управления блока 12 памяти, В блоке 7 памятипо нулевому адресу записывается код . клавиши, наж"той первой В блоке 12 памяти по адресу, которым является код нажатой клавиши, записывается код счетчика 6, т,е номер очереди коммутации данного канала, Импульс с третьего выхода дешиФратора 62 поступает на первый вход мажоритар. ного элемснта 63 на второй вход ко- торого подаются так,овые импульсы от генератора 1 1, Иажорптарный элемент 63 открывается при совпадении двух сигналов на любых из его трех входов, Сигаал с выхода мажоритарного элемента 63 подается по цепи обратной связи на его третий вход, что обеспечивает полное прохождение импульсного сигнала через этот элемент, Выходной сигнал элемента 63 обнуляет триггер 57 и устанавливает в единичное состояние триггер 58. Триггер 57 отключает распределитель (счетчик 59 и дешиФратор 62) триггер 58 подготавливает к открытию элемент 60. По окончании записи кода первого вочереди канала оператор записываеткод следующего канала, После нажатияочередной клавиши 5 и следующей подачи сигнала "Ввод" по входу 26 вблоке 1 управления снова включаетсяраспределитель. При этом сигнал спервого выхода дешиФратора 62 открывает элемент И 60, с выхода которогоимпульс подается на счетный входсчетчика б и увеличивает его состояние на единицу, Код очередной нажатой клавиши записывается в блок 7 памяти по следующему адресу, а в блок12 памяти, записывается код со счетчика 6 по адресу, заданному кодом очеоедной клавиши, Таким образом, послеочередного нажатия одной из клавиш в,блоке 7 памяти Формируется очередь из кодов коммутируемых каналов, а в бло-,ке 12 памяти будут записаны номераочередей каналов.1 Режим коммутации задается сигналом "Чение, подаваемым на вход 29, триггер 14 устанавливается в единичное состояние л подает высокий потенциал на управляющие входы режимов блоков 7 и 12 памяти, что соответствует режиму чтения, и снимает сигнал р,"зрсшени. с входов элементов И 4 иб 1, тем самым блок 10 ввода отключастся от входов блоков 7 и 12 памяти,При срабатывании триггера 14 на выходе Формирователя 21 Формируетсяимпульс, который устанавливает в нулевое состояние счетчик 6, триггер 58 в блоке 1 управления и через элемент ИЛИ 3 - в единичное состояниетриггер 7 в блоке 1 управления, Бблоке 1 аналогично включается счетчик59 и на выходах дешифратора 62 снова Формируются управляющие импульсы. Им 45 5 Г щего канала, но к испопнению не принимается до тех пор, пока не будет;5 выдан сигнал исправности с выхода триггера 15. Паралллельно триггер 14 через элемент И 17 подключает генератор 11 импульсов к счетному входусчетчика 2, который начинает последопульс с второго выхода дешиФратора 62подается только на второй вход 38угравления блока 7 памяти, происходитчтение по нулевому адресу, заданномусчетчиком б. Считанный коц канала,коммутируемого первым, записываетсяв регистр 8 и затем декодируется дешиФратором 9. Выходы дешиФратора 9подключ:ены к входам блока 13 анализаи к выходам 40 коммутатора. Поэтомусигнал с возбужденного выхода дешиФратора 9 подается в цепь соответствую 1287277вает его с кодом, записанным в счетчике 6. При исправной работе устройства элемент И 19 подготовлен к открыванию сигналом с выхода инвертсра 5 1 блока 13 анализа, коды на входах блока 25 сравнения совпадают и сигнап с выхода б.ока 25 сравнения через элемент И 19 устанавлива.ет в единичное состояние триггер 15, Триггер 15 выдает сигнал исправности на внешнее устройство, которсе принимает к исполнению сигнал с выхода дешифратора 9 и коммутирует цепь соответствующего канала. После срабатывания триггера 15 на выходе Формирователя 23 Формируется импульс, который сбнуляет регистр 8, триггер 16, счетчик 2, через элемент ИЛИ 3 снова включает триггер 57 в блоке 1 управления, и описанный процесс повторяется. Таким образом, из блока 7 памяти последовательно в заданной очередности считываются коды номеров каналов, коммутируемых дешифратором 9 в соответствии с программой, а из блока 12 памяти - номера очередей этих каналов, которые сравниваются с кодами счетчика 6, также соответствующими этим номерам.В случае неисправности, связанной с неправильно считанными кодами из блоков памяти или отказами в регистре 8, дешифраторе 9, коды на входах блока 25 сравнения не совпадают, триггер 15 остается в нулевом сос 50 вател.но заполняться. Коды с выходовсчетчика 2 через дешифратор 54 иэлементы И 48 блока 1" анализа последовательно опрашивают выходы дешифратора 9. При нали тии сигнала на одномиз выходов дешифратора 9 соответствующий элемент И 48 открывается исигнал с его выхода через элементИЛИ 53 устанавливает в единичное состояние триггер 16, который останавливает счетчик 2, состояние которогопредставляет собой код коммутируемого канала. Этот код через блок 5 элементов ИЛИ подается на адресные входыблока 12 памяти. После срабатывания 15триггера 16 на выходе Формирователя22 появляется импульс. задержанныйэлементом 24 на время установки адреса на адресных входах блока 7 памяти.Этот импульс через элемент ИЛИ 20 20подается на второй вход 43 управленияблока 12 памяти. Считанный код очереди данного канала подает я на входыблока сравнения 25, который сравнитсянии. Сигнал с инверсного выхода триггера 15 подготавливает к открыванию элемент И 18. После заполнения счетчика 2 на выходе его старшегс разряда формируется сигнал, который считывает через элемент И 18 сигнал ошибки во внешнюю цепь, В с;-учае неисправности дешифратора 9, .,.пример отсу.,";твин сигналов на его выходах, в блоке 13 такж отсутствуют сигналы на выходах элементов ИЛИ 49 и, соответственно, на выходе инвертора 51, триггер 16 остается в нулевом состоянии и устройство формирует сигнал ошибки на выход 46, В случае неисправности дешифратора 9., например наличии сигналов одновременно на двух и более его выходах, в блоке 13 анализа на выходах соответствующих элементов И 47 формируются сигналы, которые через элемент ИЛИ 52 закрывают инвертор 5 1. Аналогично триггер 16 остается в нулевом состоянии, и устройство формирует сигнал ошибки.Расширение Функциональных возможностей программного коммутатора заключается в автоматическом контроле очередности коммутации каналов, обнаружении ошибки в кодах каналов, выявлении ошибки одновременной коммутации двух и более каналов, что исключает с высокой вероятностью возможность выдачи сигналов коммутации при неисправности устройства, повышает достоверность его работы, исключает аварийные ситуацииФормула из обретенияПрограммируемый коммутатор, содержащий блок управления, первый счетчик, первый элемент ИЛИ, первый элемент И, блок элементов ИЛИ, второй счетчик, выходы которогс соединены с адресными входами первого блока памяти, выходы которого соединены с входами регистра, выходы которого соединены с входами первого дешифратора, о т л и ч а ю щ и й с я тем, что, с целью повышения достоверности коммутации, в него введены блок ввода, генератор импульсов, второй блок памяти, блок анализа, первьп, второй, третий триггеры, второй, третий, четвертый элементы И, второй элемент ИЛИ, первый, второй, третий, формирователи импульсов, элемент задержки, блок сравнения, причем выходывторого блока памяти, выхоДы которого соединены с вторыми входами блокасравнения, выход которого соединенс первым входом четвертого элементаИ, второй вход которого соединен свторым выходом блока анализа, выходчетвертого элемента И соединен сЯ-входом второго триггера, прямой выход которого соединен с вторым выходом коммутатора и соединен с входом третьего формирователя импульсов, инверсный выход второго триггера соединен с вторым входом третьегоэлемента И, выход которого являетсятретьим выходом устройства, выходтретьего формирователя импульсов соединен с К-входами регистра, третьего триггера, второго счетчика и третьим входом первого элемента ИЛИ.2. Программируемый коммутатор по п. 1, отличающийся тем, что блок анализа содержит первую и вторую группы элементов И, группуэлементов ИЛИ, первый и второй инверторы, первый н второй элементы ИЛИ,дешифратор, причем первый информацйонный вход блока соединен с вторымвходом первого элемента ИЛИ группыэлементов ИЛИ, вторым входом элемента И из первой группы элементов И ипервым входом элемента И иэ второйгруппы элементов И, второй и последующие информационные входы блокасоединены с первыми входами соответствующих элементов ИЛИ из группыэлементов ИЛИ и элементов И первой и второй групп элементов И, выходкаждого предыдущего элемента ИЛИ изгруппы элементов ИЛИ соединен с вторыми входами последующего элементаИЛИ группы элементов ИЛИ и элемента И из первой группы элементов И, выходы элементов И первой группы элементов И и выход последнего элемента ИЛИ из группы элементов ИЛИ через первый инвертор соединены с соответствующими входами первого элемента ИЛИ, выход которого через второй инвертор соединен с вторым выходом блока, управляющие входы блока соединены с входами дешифратора, выходы которого соединены с вторыми входами элементов И из второй группы элементов И, выходы которых соединены с входами второго элемента ИЛИ, выход которого соединен с первым выходом блока.3, Программируемый коммутатор по и, 1, отличающийся тем, что блок ввода содержит последователь" 9 1287277 10блока ввода соединены с информационными входами первого блока памяти ипервыми входами блока элементов ИЛИ,выходы которого соединены с адресными входами второго блока памяти, пер" 5вый вход коммутатора соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом блока управления, второй и третийвходы коммутатора соединены соответственно с К-входом и Я-входом первого триггера, инверсный выход которого соединен с вторым входом блока управления и первым входом первогоэлемента И, прямой выход первого 15триггера соединен с первыми управляющими входами первого и второго блоковпамяти, с первым входом второго элемента И и входом первого формирователя импульсов, выход которого соединен 20с вторым входом первого элемента ИЛИ,третьим входом блока управления иК-входом первого счетчика, выходы которого соединены с информационнымивходами второго блока памяти и перными входами блока сравнения, выходгенератора импульсов соединен с вторым входом второго элемента И и четвертым входом блока управления, первыйвыход которого соединен с входом блока ввода, второй выход - с К-входомвторого триггера, третий выход - свторым управляющим входом первогоблока памяти и вторым входом первогоэлемента И, четвертый выход - со 35счетным входом первого счетчика, выход второго элемента И соединен сосчетным входом второго счетчика, выходы младших разрядов которого соединены с управляющими входами блока 40анализа и вторыми входами блокаэлементов ИЛИ, выход старшего разряда второго счетчика соединен с первым входом третьего элемента И, выходы дешифратора соединены с первыми 45выходами коммутатора и соединены синформационными входами блока анализа, первый выход которого соединенс Б-входом третьего триггера, инверсный выход которого соединен с управляющим входом второго счетчика, прямой выход третьего триггера соединенчерез последовательно включенныевторой формирователь импульсов иэлемент задержки с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого эле 1 мента И, выход второго элемента ИЛИсоединен с вторым управляющим входом11 12872 но включенные коммутационные элементы, шифратор н коммутатор, выходы которого являются выходами блока, а управляющий вход коммутатора соединен с входом блока. 54. Программируемый коммутатор по п, 1, отличающийся тем, что блок управления содержит первый и второй триггеры, счетчик, первый и второй элементы И, дешифратор, мажориО тарный элемент, первый вход блока соединен с 8-входом первого триггера, К-вход которого соединен с Б-входом второго триггера, выходом и третьим входом мажоритарного элемента, второй 35 вход которого соединен с четвертым входом блока и со счетным С-входом счетчика, управляющий Ч-вход которого 7712соединен с прямым выходом первого триггера и с первым входом второго элемента И, второй вход которого соединен с вторым входом блока, а выход - с первым выходом блока, инверсный выход первого триггера соединен с К-входом счетчика, выходы которого соединены с входами дешифратора, первый, второй и третий выходы которого соединены соответственно с вторым и третьим выходами блока и с первым входом мажоритарного элемента, выход второго триггера соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом дешифратора, а выход первого элемента И соединен с четвертым выходом блока.1287277 Составитель А,Чаковский Техред И.Попович Корректор И.Демчик Редак Циткин каз 772858 11 роизводственно-полиграфическое предприятие, г. Ужгород, ул, Проентна ВНИИПИ Государпо делам изо13035, Москва, ЖЯ. 899 Подписнственного комитета СССРбретений и открытий