Многокоординатный цифровой интерполятор

(54) (57) 1, МНОГОКООРДИНАТНЫЙ ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий приинтерполяции по г 1 координатам И .1 блокдвухкоординатной интерполяции, подключенный первым входом к выходу второй координаты предыдущего блока двухкоординатнойинтерполяции, вход первого блока двухкоординатной интерполяции подключен к входусчетчика перемещений и к первому входумногокоординатного цифрового интерполятора,первый и второй выходы каждого из блоковдвухкоординатной интерполяции соединенысоответственно с выходами и .1 и 11 коор.динаты многокоординатного цифрового интер.полятора, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействия устройства, в него введены два Й 5 -триггера,реверсивный счетчик импульсов, блок элементов ИЛИ, два элемента И-НЕ, счетчик адреса считывания, счетчик адреса записи, а вкаждый блок двухкоординатной интерполяциивведены два буферных регистра и два блокаоперативной памяти, а также блок управления режимом записи и считывания, первый ивторой выхоцы которого соответственночерез счетчик адреса считывания и счетчикадреса записи соединены с входами блока элементов ИЛИ, управляющие, выходы - с управляющими входами блоков оперативной памяти, адресные входы которых подключены к соответствующим выходам блока элемен.- тов ИЛИ, информационный вход - к выходу соответствующего буферного регистра, а выходы всех блоков оперативной памяти, кроме первого и И -го, - к соответствующим входам соответствующих блоков двухкоор-динатной интерполяции, выход первого блокаоперативной памяти соединен с информационным входом счетчика перемещений, а выход И -го блока оперативной памяти - к вы. ходу многокоординатного цифрового интерполятора, первый установочный выход блока управления режима записи и считывания подключен к Я -входу первого З-триггера, второй установочный выход - к 8 -входу вто- уфефф рого 83-триггера, прямые выходы первого и второго 88 -триггеров соединены соответст- Я венно с суммирующим и вычитающими вхо. дами реверсивного счетчика и с первыми входами первого и второго элементов И-НЕ, Ю выходы которых подключены к первому и к второму входам блока управления режи- ( мом записи и считывания, а также к второму входу соответственно второго и первого эле- фьментов И-НЕ, третий вход второго элемента 1 И-НЕ соединен с выходом реверсивного счетчика, 5 -вход первого Ю -триггера подключен к выходу счетчика перемещений, а 5-вход второго ЙЗ-триггера - к второму входу многокоординатного цифрового интер- а полятора, третий вход которого соединен с . третьим входом блока управления, режимом записи и считывания.2. Устройство по п, 1 о т л и ч а ю - . щ е е с я тем, что блок управления режимом записи и считывания. содержит регистр сдвига, два 3-триггера, четыре элеменйИ.НЕ, два элемента И н элементИЛИ-НЕ, входы которого соединены с выходами первого и второго элементов И, первые входы которых соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов. И-НЕ и с инверсными выходами соответетвующих- трйггеров, а вторые входы. - с соответствующими выходами регистра сдвига, вторые входы первого и второго элементов И-НЕ соединены с , третьим выходом регистра сдвига, а вторые входы третьего и четвертого элементов И.НЕ подключены к:четвертому выходу регистра сдвига, третьи входы второго, третьего и чет.- вертого элементов И-НЕ соединены с тактовым входом регистра сдвига, а выходы 200246с 3 -входами соответственно первого и второго Э -триггеров, Э -входы которых подклю чены к первому и второму управляющим входам блока правления режцмом записи и считывания, Г.вход первого ) -триггера соединен с первым выходом регистра сдвига, а С -вход второго 3 триггера. - с четвертым выходом регистра сдвига и с вторым его входом, прямой выход второго 3 -триггера и инверсный выход первого 3.тригге.ра подключены к управляющим выходам блока управления режимом записи и считы.вания, выходы первого и третьего элементов И-НЕ соединены с первым и вторым выходами блока управления режимом записи и считывания.1Изобретение относится к технике автоматизированного управления производственными процессами н может быть использовано для ускоренного преобразования и контроля управляющих программ для станков с число вым программным управлением (ЧПУ) и рля построения систем ЧПУ высокого быстродействия.Цель изобретения - повышение быстродейст 1 вия устройства.Новизна устройства заключается в том, что обеспечивается чередование и синхронизация режимов записи информации в блоках оцеративной памяти и считывания ее из блоков, и прн этом запись всех информационных слов 15 одного кадра в ячейки памяти блоков опера- . тивной памяти, так же как и их считывание в рабочие регистры, ннтерполятора, осуществляется за один такт. А это в сочетании с быстродействующим операционным устройством 20 интерполятора позволяет производить ускоренное преобразование и контроль геометрии управляющей программы любой информационной емкости при конечной. емкости памяти блоков оперативной памяти без занижения 25 скорости обработки коротких участков прог. раммы.На фиг, 1 представлена функциональная схема ннтерполятора; на фиг, 2 - схема блока оперативной памяти; на фиг, 3 - 30 схема блока управления режимом записи-считьзання; на фиг. 4 - временная диаграмма импульсных последовательностей; на фиг, 5 схема блока двухкоординатной интерполяции. 2Иитернолятор содержит первий К Я -триггер1, реверсивный счетчик 2, второй Кь -триггер 3, первый элемент И-НЕ 4, второй элемент И-НЕ 5, блок 6 управления записи.считывания, регистр-счетчик 7 адреса считыва.ния, регистр-счетчик. 8 адреса записи, группуэлементов ИЛИ 9, счетчик 10 перемещенийьблоков 11 двухкоординатной интерполя.ции;и блоков 12 оперативной памяти (ОУ)и и буферных регистров 13.Блок оперативной памяти (фнг,2) содержитэлементов 14 оперативной намяти; блок фуправления режимом записи и считывания(фиг, 5) содержит Э .триггер 25, элементыИ 26 и 27, регистр 28, элемент 29 совпадения, сумматор 30, элемент 31 совпадения,и регистр 32.Первоначально триггеры 1 и 3, регистры.счетчики 7 и 8, буферные регистры 13 устанавливаются в нулевое состояние, а в ревереивный счегчнк 2 заносится число, равноеколичеству слов, которое можно записать вблок 12,С пуском фотосчитывающего устройстваслова кадра последовательно из блока нрограммы в двоичном коде заносятся в буферные регистры 13, причем в последнем регистре 13 формируется слово из всех командкадра. Таким образом, к моменту поступле45 ния на 5 -вход триггера 3 сигнала "Конецфор. кадра" в регистрах 13 находятся все инфо . мационные слова кадра. Триггер 3 переходит в единичное состояние, с выхода элемента И НЕ 5 нулевой потенциал чоступает на второи вход блока 6, что является разрешающимсигналом для записи слов кадра из регистров 13 в блок 12. Блок 6 вырабатывает на своих управляющих выходах сигналы нПРазрешение" и "Запись" соответственно. Сиг. О нал "Разрешение" подается на четвертые входы, а сигнал "Запись" по шине "Запись- считывание" - на третьи входы всех блоков 12. Происходит параллельная запись слов кадра из регистров 13 в блоки 12 по перво 15 му адресу, который подается с выходов регистра.счетчика 8 через группу элементов ИЛИ 9 по адресной шине на вторые входы всех блоков 12. По окончании сигналов "Разрешение" и "Запись" блок 6 на своем20 втором выходе вырабатываает сигнал, который поступает на вход регистра- счетчика 8 и увеличивает его содержимое на единицу, а сигнал с второго установочного выхода блока 6 производит сброс всех регистров 13 25 и триггера 3, с выхода которого отрицатель. ный перепад подается на вычитающий вход реверсивного счетчика 2, уменьшая его содержимое на единицу. В регистры 13 поступают информационные слова следующего кад-. ра программы.Запись информации кадра в блоке 12 по следующему адресу происходит аналогично указанному, причем после очередной записи содержимое счетчика 2 уменьшается на единицу, а регистра-счетчика 8 увеличивается на единицу, В каждый регистр 13, а следова. тельно, и в каждый блок 12 поступают только одноименные слова из программы. После записи информации программы по всем адресам блоков 12 регистр-счетчик 8 переполняется и автоматически выходит в нулевое состояние, т.е. на первый адрес блоков 12. Счетчик 2 также выходит в нулевое состояние, а нулевой потенциал с его выхода поступает на третий вход элемента ИЛИ-НЕ 5 и запрегцает зались информационных слов сле. дующего кадра из регистров 13 в блоки 12. Фотосчигывающее устройство останавливается, информация, из блока программы в регистры 13 не поступает.50Запрос на считывание информации кадра из блоков 12 в операционное устройство интерполятора поступает на 5 .вход триггера 1, который при этом переходит в единичное состояние. Нулевой потенциал с выхода эле 55гмента И-НЕ 4 поступает на первый вход бло ка 6, что является разрешающим сигналом для считывания информации кадра из бло. ков 12 в операционное устройство интерполя. тора, Блок 6 вырабатывает на своих управля. щих выходах сигналы "Разрешение" и "Считывание" соответственно. Происходит параллельное считывание слов кадра из блоков 12 по первому адресу, который подается с выходов регистра-счетчика 7 через группу элементов ИЛИ 9 по адресной шине на вторые входы блоков 12. По окончании сигналов "Разрешение" и "Считывание" блок 6 на своем первом выходе вырабатывает сигнал, который поступа ет на вход регистра. счетчика 7 и увеличивает его содержимое на единицу,а сигнал с первого установочного выхода блока 6 производит сброс триггера 1, с выхода которого отрицательный перепад подается на суммирующий вход реверсивного счетчика 2, увеличивая его содержимое на единицу, Так как реверсив,: ный счетчика 2 выходит из нулевого состояния, на его выходе появляется высокий потенциал, а на выходе элемента И-НЕ 5 - нуле вой. Происходит запись информации кадра из регистров 13 в блоки 12 по адресу, указанному регистром - счетчиком 8, а в регистры 13 начинают поступать слова следуюшего кадра из блока программы. Таким образом, происходит постоянное пополнение блоков 12 информацией программы. При каждом считывании кадра программы из блоков 12 содержимое счетчика 2 и регистра - счетчика 7 увеличивается на единицу, причем споследним адресом блоков 12 регистр-счетчик 7 переполняется, выходит в нулевое состояние, т. е. на первый адрес блоков 12.На триггерах 1 и 3 запоминаются запросы на считывание и запись соответственно, а число, находящееся в реверсивном счетчике 2, показывает наличие свободных г. -разрядных ячеек в каждом из блоков 12, где ь - количество двоичных разрядов в информацион; ном слове. На элементах И-НЕ 4 и 5 собраны схема запрета считывания из блоков 12 в момент записи и записи в блоки 12 в момент считывания. В момент записи на втором входе элемента И-НЕ 4 присутствует нулевой потенциал, запрещающий режим считывания. Запись запрещается при наличии нулевого потенциала на третьем или втором входах элемента И.НЕ 5, причем на втором входе нулевой потенциал присутствует в момент считывания, а на третьем - при отсутствии свободных ячеек в блоках 12. Большинство выпускаемых промышленностью микросхем ОЗУ имеют организацию Кх 1 разрядных слов, Представленная на фиг,2 функциональная схема блока 12 оперативной памяти, содержит 2 элементов 14 оперативной памяти, где 2 равно количествудво 1200246ичных разрядов информационного слова, зано.симого в данный блок 12,В каждом элементе 14 оперативной памяти обозначено: Ь, , 4 и - адресные входы,Ъц - информационньщ вход данных, )-информационный выход данных, ар - входсигнала "Разрешение", Зап, - счит, - вход сигнала "Запись - Считывание"; и - разрявшаяадресная шина является вторым входомблока 12, где и - определяется емкостью.. и структурой элемента, причем одноименныевходы всех элементов 14 запараллелены,Третьим входом блока 12 являются запарал.леленные входы "Зап, - счит," всех элементов14, а четвертым - запараллеленные входы"Разрешение", 1-разрядная входная шинаданных - первый вход блока 12, выходнаяшина данных также содержит Г двоичныхразрядов, Следовательно, каждый из блоков12 имеет емкость Кх т. разрядных слов.Построение функциональной схемы блока6 зависит от типа применяемых элементов14 оперативной памяти.Регистр 15 служит для формирования четырех импульсных последовательностей, разнесенных во времени. Временная диаграммаимпульсных последовательностей представленана фиг. 4. Первоначально в старший раз.ряд регистра 15 заносится единица, в осталь.ные - нули. С поступлением тактовой часто.ты на вход регистра 15 едивща будет пе.редаваться последовательно из разряда вразряд, так как выход последнего разряда.соединен с входом первого.Работа устройства в режиме считываниязаключается в следующем.Нулевой потенциал при сигнале "Разрешениесчитывания поступает на Р .вход триггера16, который переходит в нулевое состояние по переднему фронту сигнала импульсной последовательностиа указанныйсигнал проходит через элементы 20 и 24,поступает на выход схем и является сигналом "Разрешение". На прямом выходе триггера 17 в данном режиме постоянно высокий потенциал, что является сигналом"Считывание", Таким образом, необходимыесигналы для считывания информации выработаны. После чего иа выходе элемента ИНЕ 19 появляется сигнал, поступающий навыход, а сигнал, возникаю 1 ций на выходеэлемента И-НЕ 18 производит возврат 3 триггера 16 в единичное состояние, Отрицатель.ный перепад с инверсного выхода 3-триггера 16 подается иа выход схемы,В режиме записи на Р-вход 3-тратера 17 поступает нулевой потенциал, т. е.сигнал "Разрешение записи". Триггер 17 пере ходит в нулевое состояние по переднемуфронту сигнала импульсной последовательности , а указанный сигнал проходит черезэлементы И 21 и ИЛИ-НЕ 24 на выход5схемы, На прямом выходе 3 -триггера 17в этом режиме присутствует нулевой потен.циал, что является сигналом "Запись", Следовательно необходимые сигналы для записи10 информации выработаны, После чего навыходе элемента И.НЕ 22 появляется сигнал,поступающий на выход схемы, а сигнал,возникающий на выходе элемента И-НЕ 23,производит возврат 3 -триггера 17 в единич 15иое состояние, Отрицательный перейад с инверсного выхода 9-триггера 17 подается навход схемы.Операционное устройство интерполяторасостоит из и -1 блоков 11 двухкоординатнойинтерполяции и счетчика 10 перемещений,Исходными данными для интерполированияпрямой в и.мерном пространстве, вводимымииз блоков 12 в рабочие регистры операционного устройства, являются: для первого блока 11 - приращение по первой координатеьХи сумма приращений по остальным координатам Ь Х,для второго блока 111 2.приращение по второй координате А ХиЭОсумма Ь Хи т. д.; для последнего блоф 3ка 11- приращения по координатам ЬХ.и ЬХ. В счетчик 10 вводится общая суммаип ращении Ь Х;Система оценочных функций, реализуемыхв устройстве, имеет вид40 О=Ь 9, Х,-ЬХЧО,:Ь, Х,-ЬХ, ЧВ451 и- Ьи Хи" 1 1 к- Ци,где О, О , О,. - оценочные функ.и10 шюи, а йи ЬХ;,х;.- К+1 К Ф 1При интерполяции импульсы с заданнойчастотой поступают на вход первого блока 11и счетчика 10. В первом блоке 11 по знаку 55 оценочной функции Опроизводится посылка импульса либо на выход второй коор.динаты и на первый вход второго блока 111 Ц, О) с вычислением нового значения7 1Ц,(О, = О - 4 Х), либо на выход первойкоординаты и первый выход устройствах( О, "- О) с вычислением нового значенияО( Уф = Ц + ду ) Аналогичные операции про.исходят и в следующих блоках 11. Таким образом, с каждым тактовым входнымимпульсом производится выдача сигнала по од. ной из координат. Поэтому общее число так. тов, необходимое для обработки участка, равно сумме приращений по всем координатамнЬ хСчетчик 10, работающий на вычитание на вход которого поступает каждый такто. вый импульс, фиксирует конец обработки кадра, а на его выходе возникает сигнал запроса на считывание информации следующего кадра.В зависимости от знака оценочной функции 1 ь = ЬВ х - АХ; Ч;+триггер 25 находится в единичном или нулевом состоя нии, причем в единичном состоянии он нахо. дится при О; с О, а в нулевом - приОО.В исходном состоянии сумматор 30 и триггрр 25 устанавливаются в ноль, так какО= О. В регистр 28 вводится приращение 2002 4 бЛ 9;+, а в РегистР 32 - 4 Х, Первый тактовый импульс проходит через .элемент И 27на выход второй координаты и на входсхемы 31. Происходит передача дополнитель ного кода содержимого регистра 32 в сумматор 30 для.вычисления нового значения оценочной функции О; = О - АХ;.= - ЬХЕсли в сумматоре 30 появляется отрицательное число (9; 0), на его выходе выраба.10 тывается сигнал переполнения в виде высокого потенциала, поступающего на )-входтриггера 25, который по заднему фронту поступившего на вход схемы тактового импульсаустанавливается в единичное состояние. Следу ющий тактовый импульс проходит уже черезэлемент И 26 на выход первой координатыи на вход элемента 29. Происходит передачапрямого кода содержимого регистра 28 всумматор 30 для вычисления нового значения 20 О,ЬХ, + ДУ,Если происходит изменение знака оценочной, функции, триггер 25 изменяет свое состояниена противоположное, и следующий тактовыйимпульс выйдет по другой координате, при 25 сохранении знака оценочной функции триггер25 не изменяет своего состояния и следую щий тактовый импульс вьлщет по той жекоординате.1200246 едактор Р. 1 Ьцика Тираж ВНИИПИ Государс по делам изобре 13035, Москва, Ж./5 лиан Ш 1 П Патент", г. ек д, ул Заказ 78 б 5/5 оставитель И.Швеехред О.Неце венного комитета тений и открытий5, Раушская наб.,ктор М. Самборск