Устройство для ввода информации

(5-) (57) УСТРОЙСТВО ДЛ 1 Я ВВОДЛ ИНФОРМАЦИИ, содержащее блок считывания,блок памяти, два элемента ИЛИ-НЕ,КЯ-триггер, элемент ЗИ-НЕ, элемент4 И-НЕ, формирователь импульсов, выходы блока считывания подключенык входам первого элемента ИЛИ-НЕ,выход которого подключен к первомувходу элемента ЗИ-НЕ и к третьемувходу элемента 4 И-НЕ, выход элементаЗИ-НЕ подключен к второму входу элемента 4 И-НЕ и к входу формирователяимпульсов, выход которого подключенк первому управляющему входу блокапамяти и К-входу КВ-триггера, Я-входкоторого подключен к выходу второгоэлемента ИЛИ-НЕ, прямой выход КБ-триггера подключен к третьему вхрду э емента ЗИ - НЕ, а его инверсный выход - 1. первому входу элемента 4 И-НЕ, выходы блока считывания, кроме одного, подключены к входам второго элемента И.-НЕ и к информационным входам, кроме одного, блока памяти, один из выходов блока памяти подключен к вто.ому входу элемента ЗИ-НЕ и к четвертому входу элемента 4 И-НЕ, остальны:. выходы блока памяти являются выходами устройства, второй управляющий вход блока памяти Подключен , к выходу элемента 4 И-НЕ, о т л и ч а-. ю щ е е с я тем, что, с целью повышения надежности устройства путем снижения вероятности потери информации пр.; пропадании синхроимпульса, оно содеожит элемент 2 И, элемент 2 РЛИ и два последовательно соединенные одновибраторы, входы элемента 2 И подключены к прямому выходу КБ-триггера и к выходу второго одновибратора соответственно, а его выход - к первому входу элемента 2 ИЛИ, второй вход которого подключен к одному из выходов блока считывания, а выход - к одному из информационных входов блока памяти и к входу первого одновибратора.1 1166Изобретение относится к цифровойвычислительной технике и может бытьприменено для ввода информации с внешних запоминающих устройств в вычислительную машину. 5Целью изобретения является повышение надежности работы устройствапутем снижения вероятности потериинформации при пропадании синхроим.пульса. 1 ОНа фиг. 1 представлена структурная схема предлагаемого устройства,на фиг. 2-5 - диаграммы работы устройства.Устройство содержит блок 1 считывания, блок 2 буферной памяти, формирователь 3 импульсов, первый элемент ИЛИ-НЕ 4, элемент ЗИ-НЕ 5,второй элемент ИЛИ-НЕ 6, КЯ-триггер 7,элемент 4 И-НЕ 8, элемент 2 И 9, первый одновибратор 10, элемент 2 ИЛИ 11,второй одновибратор 12.Устройство работает следующим образом,Блок 1 считывания формирует на вы ходе прямоугольные сигналы, длительность которых выбирается таким образом, чтобы кодовый импульс (фиг, 26),максимально опережающий синхроимпульс (фиг. 2 в) своим задним фронтом надежно перекрывал передний фронткодового импульса (фиг. 2 а), максимально остающего от синхроимпульса. Предположим, что синхроимпульс,поступает по шине с номером и, апо остальным ишинам - кодоваяинформация.С выходов блока 1 считывания сформированные кодовые сигналы поступаютна входы триггеров входного регистра блока 2 буферной памяти и запоминаются в нем.Кроме того, сигналы с выходовблока 1 считывания поступают на входы элемента ИЛИ-НЕ 4. На входы элемента ИЛИ-НЕ 6 тоже подаются сигналыс выходов блока 1 считывания, но безсигнала синхроимпульса. На выходеэлемента ИЛИ-НЕ 4, соединенного с первым входомэлемента И-НЕ 5 появляется 50сигнал отрицательной полярности(фиг, 2 г), равный по длительностивремени от переднего фронта кодовогосигнала (фиг. 26), максимально опережающего синхроимпульс (фиг, 2 в),до 55заднего, фронта кодового сигнала(Фиг. 2 а), максимально отстающегоот синхроимпульса (фиг. 2 в). Такой же сигнал появляется на выходе элемента ИИ"НЕ 6 Гфиг, 2 ж), которым устанавливается в единичное состояние триггер 7. На единичном, выходе триггера 7 появляется сигнал положительной полярности (Фиг. 2 з), а на нулевом выходе - сигнал отрицательной полярности (Фиг, 2 и), Синхроимпульс (Фиг. 2 в) из блока 1 считыванияпо шине сномером й поступает, на вход 2 элемента ИЛИ 11 и с выхода элемента ИЛИ 11 поступает на вход триггера входного регистра блока 2 буферной памяти и запоминается в нем (фиг.2 д). Сигнал с выхода элемента 4 ИЛИ-НЕ поступает на первыйвход элемента ЗИ-НЕ 5. На второй вход логического элемента ЗИ-НЕ 5 годается разрешающий положительный сигнал, поступающий с выхода блока 2 буферной памяти. Разрешающий сигнал из блока 2 буферной памяти (Фиг. 2 ж) берется с единичного выхода триггера входного регистра блока 2, на вход которого с выхода элемента 2 ИЛИ 11, поступает синхроимпульс. Это необходимо для того, чтобы не было ложного появления сигнала на выходе элемента ЗИ-НЕ 5.После окончания последнего из кодовых сигналов, поступающих на вход элемента ИЛИ-НЕ 4, на выходе элемента ЗИ-НЕ 5 появляется отрицательный перепад напряжения (Фиг. 2 е), С выхода элемента ЗИ-НЕ 5 он поступает на вход форжрователя 3 импульсов, В формирователе 3 импульсов из отрицательногоперепада напряжения сформируются задержанные импульсы. Эти импульсы формирователя 3 импульсов поступают на первый управляющий вход блока 2 буферной памяти и на К-вход триггера 7.Они используются, например, для перераспределения информации, приведения блока 2 буферной памяти и триггера в исходное состояние и т.д. Таккак на входах элемента 4 И-НЕ 8 в рассматриваемый промежуток времени не произойдет совпадения высоких уравнений (Фиг. 2 г,д, е и), на его выходе поддерживается сигнал высокогоуровня (фиг. 2 к).Синхроимпульс, поступающий из блока 1 считывания по шине с номером П на вход 2 элемента 2 ИЛИ 11, с выхода этого элемента поступает и на вход одновибратора 12 одновибраторы 10 и 12 запускаются отрицательным перепадом напряжения на входепри условии, что выход в этот моментимеет низкий уровень напряжения. Отзаднего фронта синхроимпульса(фиг, 2 в и Зв) одновибратор 12 запускается (фиг, 2 н и Зб). По заднемуфронту импульса на выходе одновибратора 12 (фиг, 2 н и Зб) запускается одновибратор 10 (фиг. 2 м и За). Длительность, импульса на выходе одновибратора 10 соответствует следующему равен-Оству. ю согде- длительность импульса на выходе одновибратора 1 ОфЙ - длительность синхроимпульса.5Длительность импульса на выходеодновибратора 12 соответствует следующему соотношениюц Т 1 сп фгде 1, - длительность импульса на 20выходе одновибратора 12;Сс - длительность синхроимпульса;Т - период следования синхроимпульсов, 25Следовательно, к началу моментасинхроимпульса (фиг. 2 в и Зв), навыходе одновибратора 12 импульс заканчивается (фиг, 2 н и Зб) и по заднему фронту этого импульса запуска-ется одновибратор 10 (фиг. 2 м и За).Как видно из фиг. За, на выходе одновибратора 10 формируются импульсыс длительностью, равной длительностисинхроимпульса и с тем же периодомследования Т = Т (фиг, За,в);35Таким образом, в момент появлениясинхроимпульса на входе 2 элемента2 ИЛИ 11, на вход 1 этого элементас выхода элемента 2 И 9 поступает сиг-40нал такой же длительности (фиг. 2 л),так как на входах элемента 2 И 9 совпадают высокие уровни (фиг. 2 з,м), поступающие с выхода 2 триггера и пер-вого одновибратора,45 При появлении ложного сигнала синхроимпульса (фиг. Зг и 4 в) он поступает на вход 2 элемента 2 ИЛИ 11, затем с выхода этого элемента(фиг. 4 м) ложный синхроимпульс по ступает .на вход триггера входного регистра блока 2 буферной памяти и запоминается в нем (фиг. 4 д),Кроме того, с выхода блока считывания ложный сигнал поступает на вход 55 элемента ИЛИ-НЕ 4, на выходе которо- . го появляется сигнал отрицательной полярности (фиг. 4 и 5), равный по 6094 4длительности ложному сигналу (фиг. 4и б). Сигнал отрицательной полярности с выхода элемента ИЛИ-НЕ 4 поступает на вход 1 элемента ЗИ-НЕ 5.Так как ложный сигнал не поступаетна вход элемента ИЛИ-НЕ 6, на еговыходе, соединенном с Я-входом триггера , подцерживается высокий уровень(Фиг. 4 ж). Триггеростается в нулевом состоянии, т,е. на его единичном выходе будет сигнал низкого уровня (фиг. 4 з), а на нулевом выходе -высокий уровень (фиг, 4 и), которыйпоступает на один из выходов элемента 4 И-НЕ 8. На вход 2 элемента ЗИ-НЕ5, соединенный с единичным выходомтриггера , поступает в рассматриваемый промежуток времени сигнал отрицательной полярности, поэтому навыходе элемента ЗИ-НЕ 5 сохраняетсяположительный уровень сигнала (фиг.4 е), который поступает на вход 2элемента 4 И-НЕ 8. В момент окончания ложного сигнала (фиг. 4 в) на выходе элемента ИЛИ-НЕ 4 появляетсясигнал положительного уровня (фиг.4 г), который поступает на вход Зэлемента 4 И-НЕ 8. На вход 4 элемента 4 И-НЕ 8 поступает разрешающийсигнал из блока 2 буферной памяти,Этот сигнал берется с единичноговыхода триггера входного регистраблока 2 буферной памяти (фиг. 4 д),на вход которого с выхода элемента2 ИЛИ 11 (фиг. 4 м) поступает ложный сигнал.Таким образом, после окончанияложного сигнала (фиг. 4 в), на входахэлемента 4 И-НЕ 8 происходит совпадение положительных уровней сигналов(фиг. 4 г,д,е,и) и на его выходе появляется отрицательный перепад напряжения (фиг. 4 к). С выхода элемента4 И-НЕ 8 перепад поступает на второйуправляющий вход блока 2 буферной памяти, Второй. управляющий вход служитдля установки триггеров входногорегистра блока 2 буферной памяти внулевое состояние,Следовательно, отрицательный перепад с выхода элемента 4 И-НЕ 8 устанавливает триггеры входного регистра, в .том числе и триггер, хранящий ложный синхроимпульс, в нулевое состояние, С .единичного выхода этого триггера на другой выход блока 2 буферной памяти, соединенный со входом 4элемента 4 И-НЕ 8, поступает сигнал5 1166низкого уровня (фиг, 4 д). С этогомомента на выходе элемента 4 И-НЕ 8появляется положительный сигнал(Фиг. 4 к). Длительность 1 отрицательного импульса на выходе элемента 54 И-НЕ 8 (фиг. 4 к) определяется следующим образомо Оо,-1 +Е +Сфф ц 1 т ф-щгде- время переключения выходи-наного сигнала элемента 1 О4 И-НЕ 8 с. высокого уровня на низкий;оС - время переключения триг 1 тгера входного регистраблока 2 буферной памяти 15из единичного состоянияв нулевое- время переключения выходного сигнала элемента4 И-НЕ 8 с низкого уровня 20на высокий,Ложный синхроимпульс (фиг.Зг и 4 в)поступает с .выхода элемента 2 ИЛИ 11(фиг. 4 м) на вход одновибратора 12.Но так как в этот момент на выходе 25одновибратора 12 высокий уровеньсигнала (фиг. Зб и 4 н), ложный сигнал не оказывает никакого воздействия на одновибратор 12,В случае пропадания синхроимпульса устройство работает следующим образом. Информационные сигналы с 11 -1 выхода блока считыванйя поступают на35 входы элемента ИЛИ-НЕ 4 и элемента ИЛИ-НЕ 6, на выходах которых появляются сигналы низкого уровня (фиг.5 г,ж), равные по длительности промежутку от переднего фронта опережающего импульса (фиг. 5 б) до заднего фронта оставшего импульса (фиг.5 а). Отрицательным перепадом с выхода элемента ИЛИ-НЕ 6 устанавливается в единичное состояние триггеР 7 (фиг.5 з),на 45 его нулевом выходе появляется, низкий уровень,(фиг 5 и). Положительный сигнал с единичного выхода триггера 7 (фиг.5 з поступает на вход 2элемента ЗИ-НЕ 5 и на вход 1 эле 50 мента 2 И 9. На вход 2 элемента 2 И 9 с,выхода одновибратора 10 поступает 094 6 в момент ожидаемого появления синхроимпульса сигнал, длительностью равной длительности синхроимлульса (фиг. За,в и 5 м). На выходе элемента 2 И 9 появляется сигнал (фиг. 5 л), который поступает на вход 1 элемента 2 ИЛИ 11, С выхода элемента 2 ИЛИ 11 (фиг.5 о) сигнал поступает на триггер входного регистра блока 2 буферной памяти и устанавливает его в единичное состояние (фиг. 5 д),На вход 2 элемента ЗН-НЕ 5 поступает раз- решающий положительный сигнал с выхода блока 2 буферной памяти (фиг,5 д), Затем сигнал берется с единичного выхода триггера входного регистра блока 2 буферной памяти, на вход которого поступает сигнал с выхода элемента 2 ИЛИ 11. После окончания последнего информационного сигнала (фиг. 5 а) на выходе элемента ИЛИ-НЕ 4 появляется сигнал высокого уровня (фиг, 5 г). На входах элемента ЗИ-НЕ 5 совпадают положительные уровни сигналов (фиг. 5 г,д,з) и на его выходе появляется отрицательный перепад на,пряжения (фиг, 5 е) . Этот перепад по,ступает на вход формирователя 3 импульсов, В формирователе 3 импульсов из отрицательного перепада напряжения сформируются эадержанные импульсы. Эти импульсы с формирователя 3 импульсов поступают на первый управляющий вход блока 2 буферной памяти и К-вход триггера 7. Они используются, например, для перераспределения информации в блоке 2 буферной памяти, приведения блока 2 буферной памяти и триггера 7 в исходное состояние и т.д, Так как на входах элемента 8 за рассматриваемый промежуток вре- мени не происходит совпадения положительных сигналов (фиг. 5 г,д,е,и), то на его выходе поддерживается сигнал высокого уровня (фиг. 5 к).Таким образом, введение в предла" гаемое устройство элемента 2 И, первого одновибратора, элемента 2 ИЛИ и второго одновибратора позволяет повысить его надежность путем снижения вероятности потери информации при пропадании синхроимпульса.1166094 Составитель В. ВерховскиРедактор Г. Волкова Техред Л.Бабинец орректор И. Эрде Заказ 4310/4 Тираж 710 ВНИИПИ Государственного комитета ССС по делам изобретений и открьггий 13035, Москва, Ж 35, Раушская наб, д.