Устройство для передачи телеметрической информации

(Ю ИИ СОЮЗ СОВЕТСНИХааювюаипаРЕСПУБЛИН З(51) 0 08 С 19/28 А МУ СВ СТВУ К АВТО ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ(56) 1. Авторское свидетельство СССР В 805380, кл. С 08 С 19/00, 1979,2. Авдеев Б.Я. и др. Адаптивные те леизмерительные системы. Энергоиздат, 198, с. 85 (прототип/.3. ТИИЭИР, 1967, т. 55, В 3, с.6. (54)(57) 1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее аналого-цифровой преобразователь, первый вход которого является информационным входом устройства, , блок сравнения, выход которого подключен к первому входу счетчика, блок управления, первый выход которого подключен к второму входу аналого-цифрового преобразователя, второй выход блока управления подключен к второму входу счетчика, первый блок оперативной памяти, о т л ь" ч а ю щ е е с я тем, что, с целью повышения пропускной способности, в него введены буферные блоки памяти, блок ортогонального преобразования, вычислительный блок, второй блок оперативной памяти, квадратор, сумматор,.вычитатель и ключ, выход аналого-цифрового преобразователя подключен к первому входу первого буферного блока памяти, выход которого подключен к первому входу второго блока оперативной памяти и первому входу блока вычислительного блока, выход которого подключен к первому входу вычитателя, второй вход вычитателя подключен к выходу первого блока оперативной памяти, выход вычитателяподключен к первому входу блока сравнения, выход которого подключен кпервому входу блока управления,первый выход второго блока оперативной памяти подключен к первому входуключа, первый выход ключа подключенк первому входу квадратора, выходкоторого подключен к первому входусумматора, выход сумматора подключен к второму входу блока сравнения,второй выход ключа подключен к первому входу второго буферного блокапамяти, вькод которого является выходом устройства, второй вход второго буферного блока памяти подключен к первому вькоду счетчика, второй выход которого подключен к второму входу блока управления, первый выходблока управления подключен к второ- а му входу первого буферного блока памяти и второму входу квадратора, третий выход блока управления подключен к третьему входу первого буферного блока памяти и второму входу второго блока оперативной памяти, второй вькод и третий вход которого подключены соответственно к первому входу и выходу блока ортогонального преобразования, третий вход которого подключен к четвертому выходу блока управления, пятый выход блока управления подключен к четвертому входу второго блока оперативной памяти, второму входу вычислительного блока, второму входу сумматора, второму входу ключа и третьему входу второго буферного блока памяти, шестой выход блока управления подключен к пятому входу второ 11 го блока оперативной памяти и третье му входу ключа, третий вход вычислительного блока и третий вход блока управления являются управляющим входом устройства. 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что вычислительный блок содержит буферный регистр, сумматоры, регистры, квадратор, вычитатели и перемножитель, вы-. ход первого сумматора через первый регистр подключен к первому входу первого вычитателя, выход которого подключен к первому входу буферного регистра, первый выход которого подключен к первому входу перемножителя, выход которого подключен к первому входу второго сумматора, выход второго сумматора подключен к первому входу второго вычитателя, выход которого. подключен к первому входу второго регистра, второй выход буферного регистра подключен к второму входу перемиожителя и через квадратор к первому входу третьего сумматора, выход которого подключен к второму входу второго вычитателя объединенные первый вход первого сум матора и второй вход первого вычнтателя являются первым входом вычислительного блока, объединенные вторые входы сумматоров и второй вход буферного регистра являются вторым входом вычислительного блока,объединенные третьи входы сумматоров и третий вход буферного регистра являются третьим входом вычислительного блока, выход регистра является выходом вычислительного блока. 296413. Устройство ио п, 1, с т л и - ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, счетчики, триггеры, элементы И и элемент ИЛИ, выход генератора тактовых импульсов подключен к первым входам первого и втррого элемента И, выход первого элемента И подключен к первым входам третьего и четвертого элементов И, выходы которых через соответствующие счетчики подключены к первому и второму входу первого триггера, третий вход которого подключен к выходу элемента ИЛИ, первый и второй выходы первого триггера подключены к входам соответственно второго и третьего триггера, первый выход второго триггера подключен к второму входу первого элемента И и первым входам пятого и шестого элементов И, второй выход второго триггера подключен к второму входу второго элемента И и первым входам седьмого и восьмого элементов И, первый выход третьего триггера под" ключен к второму входу третьего элемента И и вторым входам шестого и восьмого элементов И, второй выход третьего триггера подключен к второму входу четвертого элемента И и вторым входам пятого и седьмого элементов И, первый, второй и третий входы элементов ИЛИ являются соответственнопервым, вторым и третьим входами блока управления,. выход генератора тактовых импульсов, выходы шестого, пятого, восьмого, седьмого и второго элементов И являются соответственно первым - шестым выходами блока управления.Изобретение относится к устройствам связи и может быть использовано в системах телеметрических данных.Иэвестно устройство передачи телеметрической информации, состоящее 5 на передающей стороне из последовательно соединенных датчиков, блока прямого ортогонального преобразователя Уолша, коммутатора, аналого-циф. рового преобразователя, блока считы вания и передатчика, Приемная сторона состоит из блока промежуточной памяти, цифро-аналогового преобразователя, дешифратора адреса и блока обратного ортогонального преобразователя Уолша 11 .Недостаток этого устройства - избыточность передаваемых данных, так как количество передаваемых сигналов спектральных компонент постоянно и не зависит от динамичности исходного процесса,3 .112Наиболее близким к предлагаемому является устройство для передачи телеметрической информациисодержащее последовательно соединенные коммутатор, аналого-цифровой преобразова 5 тель и блок считывания, выходы аналого-цифрового преобразователя подключены к первым входам схемы сравнения, а также через блок памяти к вторым входам схемы сравнения, выход которой через счетчик подключен к вторым входам блока считывания,и первому входу блока управления, выход которого подключен к второму входу аналого-цифрового преобразователя и схемы запуска, выход которой подключен к вторым входам коммутатора и блока памяти, вторые выходы блока считывания и схемы сравнения подключены соответственно к второму и третьему входам схемы запуска 121 .Недостаток известного устройства - малая пропускная способность,обусловленная избыточностью передаваемых данных.Целью изобретения является повышение пропускной способности устрой-, ства. Поставленная цель достигается тем, что в устройство, содержащее аналого-цифровой преобразователь, первый выход которого является ин" формационным входом,устройства, блок сравнения, выход которого подключен к первому входу счетчика, З 5 блок управления, первый выход которого подключен к второму входу аналого-:,ифрового преобразователя, второй выход блока управления подключен квторому входу счетчика, первый 40 блок оперативной памяти, введены буферные блоки памяти, блок ортого: нального преобразования, вычислительный блок, второй блок оперативной памяти, квадратор,сумматор, вы читатель и ключ, выход аналого-цифрового преобразователя подключен к первому входу первого буферного блока памяти, выход которого подключен к первому входу второго блока 50 оперативной памяти и первому входу, блока вычислительного блока, выход которого подключен к первому входу вычитателя, второй вход вычитателя подключен к выходу первого 55 блока оперативной памяти, выход вычитателя подключен к первому входу блока сравнения, выход которого под 9641 4ключен к первому входу блока управления, первый выход второго блока оперативной памяти подключен к первомувходу ключа, первый выход ключа под.ключен к первому входу квадратора,выход которого подключен к первомувходу сумматора, выход сумматора подклочен к второму входу блока сравнения, второй выход ключа подключенк первому входу второго буферного блоблока памяти, выход которого является выходом устройства, второй входвторого буферного блока памяти подключен к первому выходу счетчика,второй выход которого подключен квторому входу блока управления, пер-вый выход блока управления подключенк второму входу первого буферного,блока памяти и второму входу квадратора, третий выход блока управленияподключен к третьему .входу первогобуферного блока памяти и второму входу второго блока оперативной памяти, второй выход и третий вход которого подключены соответственно к первому входу и выходу блока ортогонального преобразования, третий входкоторого подключен к четвертому выходу блока управления, пятый выходблока управления подключен к четвертому входу второго блока оперативнойпамяти, второму входу вычислительногоблока; второму входу сумматора, второму входу ключа и третьему входувторого буферного блока памяти, шестой выход блока управления подключен к пятому входу второго блока оперативной памяти и третьему входу ключа, третий вход вычислительногоблока и третий вход блока управления являются управляющим входом устройства. При этом в вычислительный блок введены буферный регистр, сумматоры, регистры, квадратор, вычитатели и перемножитель, выход первого сумматора через первый регистр подключен к первому входу первого вычитателя, выХод которого подключен к первому входу первого буферного регистра, первый выход которого подключен к первому входу пере- множителя, выход которого подклю- . чен к первому входу второго суммато" ра, выход второго сумматора подключен к первому входу второго вычитателя, выход которого подключен к первому входу второго регистра, вто 1129641рой выход буферного регистра подключен к второму входу перемиожителя и через квадратор к первому входу третьего сумматора, выход которого подключен к второму входу второго вычитателя, объединенные первый вход первого сумматора и второйвход первого вычитателя являютсяпервым входом вычислительного блока,объединенные вторые входы сумматоров и второй вход буферного регистра являются вторым входом вычислительного блока, объединенные третьивходы сумматоров и третий вход буферного регистра являются третьимвходом вычислительного блока, выходрегистра является выходом вычислительного блока. Крометого, в блок управления введены генератор тактовых импульсов, счетчики, триггеры, элементы И и элемент ИЛИ, выход генератора тактовых импульсов подключен к первым входам первого и второго элемента И, выход первого элемента И подклкчен к первым входам третьего и четвертого элементов И, выходы которых через соответствующие счетчики подключены к первому и второмуЗО входу первого триггера, третий вход которого подключен к выходу элемента ИЛИ первый и второй выходы первого триггера подключены к входам соответственно второго и третьего триггера, первый выход второго триг- .З 5 гера подключен к второму входу первого элемента И и первым входам пятого и шестого элементов И, второй выход второго триггера подключен к второму входу второго элемента И и40 первым входам седьмого и восьмого элементов И, первый выход третьего триггера подключен к второму входу третьего элемента И и вторым входам шестого и восьмого элементов И, вто рой выход третьего триггера подключен к второму входу четвертого элемента И и вторым входам пятого и седьмого элементов И, первый, второй и третий входы элементовИЛИ 50 являются соответственно первым, вторым и третьим входами блока управления, выход генератора тактовых импульсов, выходы шестого, пятого, восьмого, седьмого и второго элемен тов И являются соответственно первым - шестым выходами блока управления. На фиг.1 изображена структурная схема устройства для передачи телеметрической информации; на фиг,2 схема вычислительного блока; на Фи фиг. 3 - схема блока управления; на фиг. 4 - зависимости коэффициентов сжатия 1 с от бУстройство содержит аналого-цифровой преобразователь 5 ЦП) 1, буферный блок 2 памяти, блок 3 оперативной памяти, ключ 4, буферный блок 5 памяти, вычислительный блок 6, вычитатель 7, блок 8 оперативной памяти, блок 9 сравнения, сумматор 10, квадратор 11, блок 12 ортогонального преобразования, счетчик 13, блок 14 управления, сумматоры 15- 17, вычитатели 18 и 19, регистры 20 и 21, буферный регистр 22, перемножитель 23, квадратор 24, генератор 25 тактовых импульсов, счетчики 26 и 27, триггеры 28 - 30, элементы 31 - 38 И и элемент 39 ИЛИ.Вычислительный блок 6 ошибки дис - кретизации состоит из последовательно соединенных сумматора 15 . регистра 21 сдвига, вычитателя 18, буферного регистра 22, перемножителя 23, второго накапливающего сумматора 17, второго вычитателя 19, выходного регистра 20 и последовательно соединенных квадратора 24 и третьего накапливающего сумматора 16, Выход сумматора 16 соединен с другим входом второго вычитателя 19, вход квадратора 24 подключен к другому выходу буферного регистра и другому входу перемножителя 23, вход первого накапливающего сумматора 15 соединен с дру гим входом вычитателя 18, причем управляющие входы накапливающих сумматоров 15 - 17 и буферного регистра соединены с соответствующими входами блока управления.Структура приемного устройства определяется форматом передаваемого группового сигнала. Приемное устройство состоит из приемника, буферного запоминающего устройства и обратного ортогонального преобразователя.Предложенное устройство работает следующим образом.Перед началом работы сигналом "Сброс" от синхронизатора производят установку нулевых начальных условий в буферных запоминающих устройствах, оперативном запоминающем устройстве, блоке вычисления ошибки. дискретизации, накапливающем сумматоре и ревер.ММ 2 2 Е С а 1 ъ 1 л 15 7 1129сивном счетчике, Затем на вход аналого-цифрового преобразователя1 АЦП) 1 подают выборки непрерывногослучайного процесса 11) . На выходеАЦП частотой тактирующих импульсов,поступающих с синхронизатора, получают 8 цифровых отсчетов сигналав виде параллельного кода. Шагдискретизации выбирают, исходя измаксимальной ожидаемой частоты в 10спектре сигнала. И цифровых отсчетов сигнала записывают в буферныйблок 2 памяти, откуда по сигналусчитывания от синхронизатора передают в ортогональный преобразователь, где определяют 11 сигналовортогональных спектральных компонент Го,Сл, ., С 1. В блоке 3оперативной памяти этн сигнапы запоминают и через двухпозиционныйключ 4 передают либо в квадратор 11(первое. положение ключа 4), либо вбуферный блок 5 памяти. С выхода буферного блока 2 памяти цифровыеотсчеты сигнала М,.подают также навычислительный блок 6 ошибки дискретизации, на выходе которого сигнал пропорционален квадрату текушей ошибки дискретизации бг г,30где о- дисперсия сигнала;2К(Ь) - значение нормированной кор-,реляционной функции сигнала при значении аргумента, равном шагу дискретизации ЬЭ 5На вычитатель 7 подают сигнал б полной допустимой ошибки восста-.г:новления от блока 8 оперативной памяти, выполненного в виде клавишного запоминающего устройства, и.о- - сиг.г Ф нал текущей ошибки дискретизации от вычислительного блока 6 ошибки дис" кретизации. На выходе вычитателя 7 получают сигнал, пропорционапьный квадрату допустимой ошибки преобразованияп 6 еЭтот сигнал бг подают на вход бло-. 50Ока 9 сравнения, на другой вход кото- рого поступают текущие суммы квадраторов сигналов спектральных компонент .С, полученных после про 7хождения сигнала С через ключ 4, 55 квадратор 11 и накапливающий сумматор 10. Сравнение сигнала допустимой ошибки преобразования б с 64 8гсигналомС в блоке 9 сравненияпроводят до тех пор, пока не будетвыполняться условие После этого ключ 4 переключают на второй выход - к буферному блоку 5 памяти - сигналом управления блока 14 управления и на выходе . реверсивного счетчика 13, соединенном с входом буферного блока 5 памяти, получают сигнал, пропорциональный числу (И-М+1) существенных спектральных компонент. С выхода бло. ка сравнения 9 получают сигнал, поступающий на блок 14 управления, где вырабатывают сигналы считывания (И-М+1) первых сигнасов спектральных компонент из блока 3 операувной памяти и передачи их через ключ 4 в буферный блок 5 памяти. В канал связи передают групповой сигнал, состоящий из сигнала числа (И-М+1) и сигналов (И-И+1) спектральных компонент.После записи сигналов (Я-И+1) спектральных компонент в буферный блок 5 памяти реверсивный счетчик 3 обнуляют сигналом иэ блока 14 управления, Затем начинается цикл обработки следующей реализации, Сигнапом начала следующего цикла является сигнал, приходящий с реверсивного счетчика на блок 14 управления.В качестве базового объекта взято устройство передачи данных 3, предназначенное для использования на борту космического корабля. Это устройство реализует способ сокращения избыточности на предсказателе нулевого порядка.Технико-экономическая эффективность предложенного технического решения по отношению к известному оценивается значениями их коэффициентов сжатия йКУ,вф 11- Мгде И - количество передаваемых данных без сокращения избыточности;К- М - количество передаваемых данных при сокращении избыточности.Для сопостаапения проведен расчетный эксперимент. С помощью ЭВМ генерировался случайный сигнал с заданными корреляциочными и динамическими свойствами. Этот сигнал подвергали сжатию с помощью интерполятора нуле 9 1129641 10 вого порядка, применяем геняемого в базо- ствуют сигналам с корреляционнойл -а с вом объекте, и с помощью модели пред- функцией К =е (дифференцируемый ложенного устро ства.й В качестве ор- процесс). Сплошными линиями нанетогональных функци использ в сены значения коэффициента сжатия для 256 функций Уолша. В качестве вход-предложенного способа, пунктирными - иых сигналов, подвергаемых сжатию для известного. взяты недифференцируемый процессскорреляционно функцие Как следует из этих графиков, преддифференцируемьемый процесс с корреляци ложенное устройство имеет устойчи 1 О вое преимущество по сравнению с изНа фиг. 4 а, о приведены зависи- вестным: для сигналов первого типа мости (с от величиныпри(, б при фикси- коэффициент сжатия увеличивается в рованном значени д7 Х от шкалы 4 раза для сигнала второго типа - сигнала. Графики на фиг.40 соответ- в 2 раза.1129641 Фиг 4 Составитель В.ЧерединцевРедактор И.Циткина Техред А .Кикемезей Ко ор В.Бутяга Подписное а Патент", г.ужгород, ул,Проектна 456/40 ВНИИПИ Госуд по делам и 33035, Иоск