Преобразователь перемещений в код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А зла С 08 С 9/О ТЕН Лаурутис,Гендлин,х ческий инс льство СССР1980.ство СССР4, 1981 ГОсудАРстВенный номитет сссРпо делАм изоБРЕтений и отнРытийОПИСАНИЕ ИЗО(прототип),(54)(5) 1. ПРЕОБРАЗОВАТЕЛЬ 11 ЕРЕМЕЩЕНИЙ В КОД, содержащий фазовращатель,вход которого соединен с блоком питания, а выход подключен к входуусилителя-ограничителя, источник опор.ного напряжения, один вьход которогоподключен через фазовращатель к информационным входам коммутатора, выход коммутатора подключен к одномувходу фазового детектора, первый ивторой компараторы, опорные входыкоторых соединены с первым и вторымисточниками установочных сигналов,а выходы подключены соответственнок входам сложения и вычитания реверсивного счетчика, вьходы разрядов которого через дешифратор подключенык управляющим входам коммутатора, блокформирования установочных сигналов,первый выход которого подключен кустановочным входам реверсивного.счетчика, о т л и ч а ю щ и й с ятем, что, с целью повышения точностипреобразователя в него введены первый и второй формирователи импульсов, ключ, счетчик, блок памяти и ЯО 1111188 блок согласования отсчетов, один из выходов фазорасщепителя подключен к входу блока питания, выход усилителя-ограничителя подключен к первому входу блока формирования установочны сигналов, второй выхоц которого подключен к входу вычитания реверсивного счетчика, а третий - к другому вх ду фазового детектора, выход фазового детектора подключен к одному входу ключа и через первый формировател 1импульсов - к установочным входам счетчика, а через второй формирователь импульсов - к управляющему входу блока памяти, другой вход ключа соедине с другим выходом источника опорного напряжения, а выход ключа подключен к счетчику, выходы разрядов которого подключены к блоку памяти, выходы блока памяти подключены к информационным входам первого и второго компараторов, к одним входам блока согласования отсчетов и к вторым входам блока формирования установочных сигна лов, третий вход которого соединен с выходом коммутатора, четвертый вход - с другим выхоДом источника опорного напряжения, а другие входы блока согласования отсчетов соединены с выходами реверсивного счетчика.2. Преобразователь по и. 1, о тл и ч а ю щ и й с я тем, что блок формирования установочных сигналов содержит первый и второй элементы И, элемент ИЛИ, первый и второй инверторы, первый, второй и 1 ретий триггеры, счетчик блока, компаратор блока, элемент памяти, сумматор, источник установочных сигналов блока, кнопку, вход которой соединен с общей шиной, а выходы подключены к установочным1111188 входам первого триггера, прямой выход первого триггера подключен к одному входу первого элемента И и кпервому выходу блока, а инверсныйвыход подключен к одному входу второго элемента И и к управляющим входамэлемента памяти и второго триггера,выходы первого и второго элементов Ичерез элемент ИЛИ подключены к одно-,му информационному входу второготриггера и к третьему выходу блока,другой информационный вход второготриггера соединен с третьим входомблока, а выход подключен к второму выходу блока, первый вход блока черезпоследовательно соединенные первыйи второй инверторы подключен к одному входу третьего триггера, выходкоторого подключен к управляющемувходу счетчика блока, счетный входсчетчика блока соединен с четвертымвходом блока, а выходы разрядов счет,чика блока подключены к одним входамкомпаратора блока, один и другой вхо 1Изобретение относится к системам автоматического контроля и регулирования и может быть использовано для получения информации о перемещении объекта в цифровом коде и обра ботки ее в электронных вычислительных машинах.Известен двухканальный индуктивный преобразователь перемещения, содержащий две измерительные цепи, включающие в себя обмотки индуктосина, двухполупериодные выпрямители и фильтры пульсаций, два делителя напряжения,два коммутатора,дифференциальный усилитель, выпрямитель,15 два компаратора, реверсивный счетчик и дешифратор, причем входы обоих усилителей напряжения соединены отдельно с выходами измерительных цепей, а их выходы - с информационными 20 входами соответствующих коммутаторов, управляющие входы которых соединены с выходами дешифраторов, выходы коммутаторов соединены с входами дифференциального усилителя, выход которого через выпрямитель подключен к выходу преобразователя и к входам ды сумматора соединены с оотпетственно с вторым входом блока и источником установочных сигналов блока,выходы сумматора через элемент памяти подключены к другим входам компаратора блока, выход которого подключен к другим входам третьего триггера и первого элемента И, другой входвторого элемента И соединен с выходом первого инвертора,3. Преобразователь по и, 1, о тл и ч а ю щ и й с я тем, что источник опорного напряжения содержитпоследовательно соединенные генераторимпульсов и делитель частоты, выходкоторого подключен к одному выходуисточника опорного напряжения, а выход генератора подключен к другомувыходу источника опорного напряжения. 4. Преобразователь по и. 1, о т л и ч а ю щ и й с я тем, что блок питания содержит последовательно соединенные фильтр и усилитель мощности. 2компараторов, выходы которых подключены к соответствующим выходным клеммам преобразователя и к сигнальным входам реверсивного счетчика, вход обнуления которого подключен к входной клемме преобразователя "Сброс", а выход соединен с входом дешифратора 1.Недостатки этого преобразователя сравнительно малая точность ввиду неточности синусоидальности формы огибающей выходного напряжения измерительной цепи и зависимости ее амплитуды от неравномерности воздушного зазора в индуктосине, так как известный преобразователь построен по принципу промежуточной амплитудной модуляции по отношению к перемещению.Наиболее близким техническим решением к изобретению является преобразователь перемещений в код, содержащий фазовращатель, вход которого соединен с блоком питания, а выход подключен к входу усилителя-ограничителя, источник опорного напряжения, один выход которого подключен через3 1111 фазовращатель к информационным входам коммутатора, выход коммутатора подключен к одному входу фазового детектора, первый и второй компараторы, опорные входы которых соединены с первым и вторым источниками установочных сигналов, а выходы подключены соответственно к входам сложения и вычитания реверсивного счетчика, вы,ходы разрядов которого через дешифратор подключены к управляющим входам коммутатора, блок формирования установочных сигналов, первый выход которого подключен к установочным входам реверсивного счетчика, выход15 усилителя-ограничителя подключен к другому входу фазового детектора, выход которого подключен к информационным входам первого и второго компараторов 22.20Недостатком известного преобразователя является невысокая точность, вызванная большой погрешностью дискретности.Цель изобретения - повышение точ 25 ности преобразователя.Поставленная цель достигается тем, что в преобразователь перемещения в код, содержащий фазовращатель, вход которого соединен с блоком питания, а выход подключен к входу усилителя- ограничителя, источник опорного напряжения, один выход которого подключен через фазовращатель к информационным входам коммутатора, выход коммутатора подключен к одному входу фазового З 5 детектора, первый и второй компараторы, опорные входы которых соединены с первым и вторым источниками установочных сигналов, а выходы подключены соответственно к входам сложения"0 и вычитания реверсивного счетчика, выходы разрядов которого через дешифратор подключеНы к управляющим входам коммутатора, блок формирования установочных сигналов, первый выход которого подключен к установочным входам реверсивного счетчика, введены первый и второй формирователи импульсов, ключ, счетчик, блок памяти и блок согласования отсчетом, один 50 из выходов фазорасщепителя подключен к входу блока питания, выход усилителя-ограничителя подключен к первому входу блока формирования установочных сигналов, второй выход ко торого подключен к входу вычитания реверсивного счетчика, а третий - к другому входу фазового детектора, вы-. 188 4ход фазового детектора подключен к одному входу ключа и через первый формировательимпульсов - к установоч ным входам счетчика, а через второй формирователь импульсов - к управляющему входу блока памяти, другой вход ключа соединен с другим выходом источника опорного напряжения, а выход ключа подключен к счетчику, выходы разрядов которого подключены к блоку памяти, выходы блока йамяти подключены к информационным входам первого и второго компараторов, к одним входам блока согласования отсчетов и к вторым входам блока формирования установочных сигналов, третий вход которого соединен с выходом коммутатора, четвертый вход - с другим выходом источника опорного напряжения, а другие входы блока согласования отсчетов соединены с выходами реверсивного счетчика,Блок формирования установочных сигналов содержит первый и второй элементы И, элемент ИЛИ, первый и втброй инверторы, первый, второй и третий триггеры, счетчик блока, компаратор блока, элемент памяти, сумматор, источник установочных сигналов ,блока, кнопку, вход которой соединен с общий шиной, а выходы подключены к установочным входам первого триггера, прямой выход первого триггера подключен к одному входу первого элемента И и к первому выходу блока, а инверсный выход подключен к одному входу второго элемента И и к управляющим входам элемента памяти и второго триггера, выходы первого и второго элементов И через элемент ИЛИ подключены к одному информационному входу второго триггера и к третьему выходу блока, другой информационный вход второго триггера соединен с третьим входом блока, а выход подключен к второму выходу блока, первый вход блока через последовательно соединенные первый и второй инверторы подключен к одному входу третьего триггера, выход которого подключен к управляющему входу счетчика блока, счетный вход счетчика блока соединен с четвертым входом блока, а выходы разрядов счетчика блока подключены к одним входам компаратора блока, один и другой входы сумматора соединены соответственно с вторым входом блока и источником установочных сиг 5 1111 налов блока, выходы сумматора через элемент памяти подключены к другим входам компаратора блока, выход которого подключен к другим входам третьего триггера и первого элемен та И, другой вход второго элемента И ,соединен с выходом первого инвертора.Источник опорного напряжения содержит последовательно соединенные ге-, нератор импульсов и делитель частоты, 1 О выход которого подключен к одному выходу источника опорного напряжения, а выход генератораподключен к другому выходу источника опорного напряжения, 15Блок питания содержит последовательно соединенные фильтр и усилитель мощности.Структурная схема преобразователя представлена на чертеже, 20Преобразователь перемещений в код содержит фазовращатель 1, вход ,которого соединен с блоком 2 питания, а выход подключен к входу усилителя- ограничителя 3, источник 4 опорного напряжения, один выход которого подключен через фазовращатель 5 к информационным входам коммутатора 6, выход коммутатора б подключен к одному входу фазового детектора 7, первый 8 и второй 9 компараторы, опорные входы которых соединены с первым 10 и вторым 11 источниками установочных сигналов, а выходы подключены соответственно к входам сложения и вычитания реверсивного счетчика 12, выходы разрядов которого через дешифратор 13 подключены к управляющим входам коммутатора б, блок 14 формирования установочных40 сигналов, первый выход которого подключен к установочным входам реверсивного счетчика 12, первый 15 и второй 16 формирователи импульсов, ключ 17, счетчик 18, блок 19 памяти45 и блок 20 согласования отсчетов, один из выходов фазорапщепителя 5 подключен к входу блока 2 питания, выход усилителя-ограничителя 3 подключен к первому входу блока 14 формирования установочных сигналов, второй вь 1 ход которого подключен к входу вычитания реверсивного счетчика 12, а третий - к другому входу фазового детектора 7, выход фазового детектора 7 подключен к одному входу ключа 17 и через первый формирователь 15 импульсов - к установочным входам счетчика 18, а через второй 188 бформирователь 16 импульсов -к управляющему входу блока 19 памяти, другой вход ключа 17 соединен с другим выходом источника 4 опорного напряжения, а выход ключа 17 подключен к счетчику 18, выходы разрядов которого под-ключены к блоку 19 памяти, выходы блока 19 памяти подключены к информационным входам первого 8 и второго 9 компараторов, к одним входам блока 20 согласования отсчетов и к вторым вхоДам блока 14 формирования установочных сигналов, третий вход которого соединен с выходом коммутатора 6, четвертый вход - с другим выходом источника 4 опорного напряжения, а другие входы блока 20 согласования отсчетов соединены с выходами реверсивного счетчика 12.Блок 14 формирования установочных сигналов содержит первый 21 и второй 22 элементы И, элемент 23 ИЛИ, первый 24 и второй 25 инверторы, первый 26, второй 27 и третий 28 триггеры, счетчик 29 блока, компаратор 30 блока, элемент 31 памяти, сумматор 32, источник 33 установочных сигналов блока, кнопку 34, вход которой соединен с общей шиной, а выходы подключены к установочным входам триггера 26, прямой выход триггера 26 подключен к одНому входу первого элемента 21 и к первому выходу блока 14, а инверсный выход подключен к одному входу второго элемента 22 И и к управляющим входам элемента 31 памяти и второго триггера 27, выходы первого 21 и второго 22 элементов И через элемент 23 ИЛИ подключены к одному информационному входу второго триггера 27 и к третьему выходу блока 14, другой информационный вход второго триггера 27 соединен с третьим входом блока 14, а выход подключен к второму выходу блока 14, первый вход блока 14 через последовательно соединенные первый 24 и второй 25 инверторы подключен к одному входу третьего триггера 28, выход которого подключен к управляющему входу счетчика 29 блока, счетный вход счетчика 29 блока соединен с четвертым входом блока 14, а выходыразрядов счетчика 29 блока подключены к одним входам компаратора 30 блока, один и другой входы сумматора 32 соединены соответственно с вторым входом блока 14 и источником33 установочных сигналов блока, вы7 11111 ходы сумматора 32 через элемент 31 памяти подключены к другим входам компаратора 30 блока, выход которого подключен к другим входам триггера 28 и первого элемента 21 И, другой вход второго элемента 22 И соединен с выходом первого инвертора 24.Источник 4 опорного напряжения содержит последовательно соединенные генератор 35 импульсов и делитель 36 частоты, выход которого подключен к одному выходу источника 4 опорного напряжения, а выход генератора 35 подключен к другому выходу источника 4 опорного напряжения. 5Блок 2 питания содержит последовательно соединенные Фильтр и усилитель мощности (на чертеже не представлены).Преобразователь работает следую- щим образам.Перед началом работы преобразователь устанавливается в исходное положение, В момент нажатия кнопки 34 триггер 26 меняет свое состояние на противоположное, На прямом выходе триггера появляется уровень "0", который закрывает элемент 21. На инверсном выходе триггера 26 уровень "1" открывает элемент 22 и разрешает запись в элемент 31 памяти. С выхода фазовращателя 1 через усилитель-ограничитель 3 и инвертор 24 поступают прямоугольные импульсы с Фазой, прямо пропорционально зависящей от перемещения вала фазовращателя 1. Эти импульсы через элементы 22 и 23 поступают на первый вход фазового детектора 7. Если положение Фазовращателя в этот момент соответствует середине апертуры, то на40 входе фазового детектора 7 приходят сигналы, разность фаз которых равна 180 . Фазовый детектор 7 вырабатывает импульсы, длительность которых соответствует этой разности. Каждый45 передний фронт таких импульсов открывает ключ 17, через который с генератора 35 импульсов высокой частоты на счетчик 18 проходит определенное число И импульсов и через формирователь импульсов 16 разрешает запись в блок 19 памяти. В момент окончания импульса с фазового детектора 7 ключ 17 закрывается и одновременно Формирователи 15 и 16 вырабатывают импульсы, которые запрещают запись в блок 19 памяти и обнуляют счетчик 18. С приходом следующего импульса 88 8с фазового детектора 7 этот процесс повторяется. Код числа,ИО с блока 19 памяти поступает на один из входов блока 20, где согласуется с кодом числа 8, поступающим из реверсивного счетчика 12, и на выходе преобразователя появляется код числа Й Одновременно код числа й поступает на одни из входов компараторов 8 и 9 и на входы сумматора 32. На другие входы компараторов 8 и 9 с выходов источников 10 и 11 постоян" но поданы коды чисел,й 11 и вас определяющие соответственйо нижнюю и верхнюю границы апертуры, а числосоответствует серединеапертуры, поэтому здесь никаких изменение не происходит. На другие входы сумматора 32 с источника 33 постоянно подан инверсный код числа ,Й . Разница кодов й на выходах сумматора 32 равна нулю и записывается в элемент 31 памяти (кнопка 34 нажата и запись разрешена) и поступает на входы компаратора 30. Импульсы с Фазовращателя 1 через усилитель-ограничитель 2, инверторы 24 и 25 поступают на вход триггера 28, который с приходом переднего фронта каждого импульса меняет свое положение, тем самым разрешая работу счетчика 29, который подсчитывает импульсы с генератора 35 до тех пор; пока код числа импульсов на его выходе не сравнивается с кодом числа М на входе элемента 31. Так как в этом случае число Й =О, то компаратор 30 выдает сигнал, запрещающий изменять состояние триггера 28, и счетчик 29 работы не начинает. Сигнал с выхода компаратора 30 на вход Фазового детектора 7 не проходит, так как элемент 21 закрыт (кнопка 34 нажата).В момент отпускания кнопки 34 триггер 26 нрзвращается в предыдущее состояние. На прямом выходе появляется уровень "1", который открывает ключ 21 и устанавливает в исходное положение реверсивный (число И 0 ) счетчик 12, На инверсном выходе триггера 26 появляется уровень "0", который закрывает ключ 22 и запрещает запись в элемент 31 памяти.Таким образом, на выходе преобразователя имеется код числа И , на входах блока 20 имеются коды чисел И и И 2 О, в элемент 31 памяти записи код числа М =О, а сигнал сФазовращателя 1 через усилитель-огра 9 1111ничитель 3, инверторы 24 и 25 и послесоответствующей обработки, описанной выше, в триггере 28, счетчике29, элементе 31 памяти и компараторе30 через элементы 21 и 23 поступаетна вход фазового детектора 7. Преобразователь находится в исходномсостоянии, и измерение перемещенияначинается с момента отпусканиякнопки 34, а начало отсчета измерения перемещения производится в середине апертуры, в которой находитсяв этот момент фазовращатель,Однако положение фазовращателяв исходном состоянии может не соответствовать .середине апертуры, тогдаразность фазинформативного и опорного импульсов не равна 180 и всчетчик 18 и в блок 19 памяти поступает число импульсов,М в пределахМ ии М махно не равное ЩоПусть, например, в блок 19 памяти,.после нажатия кнопки 34 поступил кодчисла импульсов М 4 О ( й йаО, чтоозначает, что разность Фаз сигналовна входах Фазового детектора 7 больше 180 . Этот код поступает на входысумматора 31, где суммируется с постоянным кодом числа Д . Полученная разность, Я записывается в элемент 31 памяти (кнопка 34 нажата)и поступает на входы компаратора 30.Одновременно каждый передний фронтимпульса с усилителя-ограничителя 3через инверторы 24 и 25 меняет состояние триггера 28, тем самым разрешаяработу счетчика 29, который начинает подсчет импульсов с генератора35, Код числа подсчитанных импульсовпоступает на другие входы компаратора 30. В момент равенства кодов на40входах компаратор 30 вырабатываетимпульс, который возвращает триггер28 в предыдущее состояние, тем самымостанавливая и сбрасывая показаниясчетчика 29. Таким образом, на вы 45ходе компаратора 30 получается им- .пульс, задержанный пропорциональнокоду числа Я , которое равняетсяпревышению числа Ч, В момент отпускация кнопки 34 код числа М за 50поминается в элементе 31 памяти ивсе последующие импульсы на выходекомпаратора 30 задерживаются относительно импульсов на выходе усилителя-ограцичителя 3 на время, пропорциональное коду числа Й . С выхода компаратора 30 импульсы черезоткрытие элементы 21 и 23 поступают 188 10на вход фазового детектора 7, на входах которого разность фаз между информационными и опорным сигналами теперь равна 180 , и, следовательно,она выходе преобразователя имеется код числа Я , соответствующий исходному положению преобразователя.Пусть теперь. в блок 19 памяти после нажатия кнопки 34 поступил код числа импульсов Йщ 1 Ся(М тогда разность фаз сигналов на входах фазового детектора 7 меньше 180, Импульсы с усилителя-ограничителя 3 через инвертор 24 и элементы 22 и 23 проходят на входы фазового детектора 7 и триггера 27. Триггер 27 при нажатой кнопке 34 и приразности фаз сигналов на его входах меньше 180", меняя свое состояние, вырабатывает импульс, который поступает на вход обратного счета реверсивного счетчика 12, код на выходе которого уменьшается на единицу, и через дешифратор 13 поступает на коммутатор б, который, соответственно поступившему коду, подключает к опорному входу. фазового детектора 7 и входу триггера 27 соответствующий выход фазорасщепителя 5 с фазой ср. ддМ , В реч=зультате разность фаз сигналов на входах фазового детектора 7 и триггера 27 становится больше 180 О и триггер 27 возвращается в предыдущее состояние, а в блок 19 памяти теперь поступает код числа импульсов Во М,1 СЯв Сумматор 32 вычисляетразность кодов чисел й= Ич+Яо которая через элемент 31 памяти поступает на входы компаратора 30. В момент опускания кнопки 34 код числа М запоминает элементом 31, а на выходе компаратора 30 вырабатываются импульсы, задержанные пропорционально коду числа Я, На входы Фазового детектора 7 приходят импульсы с разностью фаз 180 , Реверсивный счетчик 12 в момент отпускания кнопки 34 устанавливается в исходное положение. Таким образом, на входыблока 20 приходят коды чисел ИМ и Й 20 , а на выходах появляется код числа Ц , соответствующий исходному положению преобразователя, Началоотсчета измерения производится оттой точки диапазона перемещений, вкоторой находился фазовращатель в момент отпускация кнопки 34.Пусть вал Фазовращателя 1, начиная с выбранной точки 1 =-О, движет11 1111 ся так, что разность Фаз между информационным и опорным сигналами на входах фазового детектора 7, начиная с 180, увеличивается. На опорный вход Фазового детектора 7 в этот момент5 подключен выход фазорасщепителя 5, соответствующий коду числа М исходного положения реверсивного счетчика 12 с постоянной фазой=О. На выходе фазового детектора 7 выраба 1 а тываются импульсы, ширина которых увеличивается согласно увеличению разности фаз входных сигналов. Соответственно ширине этих импульсов ключ 17 пропускает пакет импульсов с генератора 35 на счетчик 18, который подсчитывает число импульсов в пакете, а передний фронт каждого импульса через формирователь 16 импульсов разрешает запись в блок 19 памяти. По окончании каждого импульса на выходах Фазового детектора 7 формирователи импульсов 16 и 15 формируют команды, по которым код числа импульсов в пакете Я запоминается в бло 25 ке 19 памяти, а счетчик 18 устанавливается в нулевое положение и начинает работу с приходом следующего пакета импульсов. Таким образом, на выходе блока 19 памяти имеется код30 числа 11, который увеличивается пропорционально увеличивающейся разности фаз между информационным и опорным сигналами на входах фазового детектора 7 и, следовательно, пропорционально перемещению вала Фазовраща- З 5 теля 1, В какой-то момент времени код числа М 1 сравнивается с заданным кодом числа И . на входах компа - ратора 9, который вырабатывает импульс, поступающий на вход прямого счета реверсивного счетчика 12. Это означает, что вал фазовращателя достиг верхней границы апертуры. Код на выходе реверсивного счетчика 12 увеличивается на единицу (М 2 =Ио +1) и поступает на входы дешифратора 13 и блока 20, Код на выходах дешифратора 13 изменяется также на единицу, и коммутатор 6 подключает к опорному входу фазового детектора 7 выходфазорасщепителя 5 с фазой фйл-(и Таким образом, на входах фазового детектора 7 .разность Фаз входных сигналов становится равной 180 ф, а на выходах блока 19 памяти появляется код числа. На выходах блока 20 имеется код числа,й Я, . к 1где- соответствующий вес одного 188 12импульса компараторов 8 и 9. Нри дальнейшем перемещении вала Фазовращателя 1 код на выходах блока 19памяти увеличивается, и в момент,когда Йп =11 гаа компаратор 9 вырабатывает следующий импульс. Выходнойкод счетчика 12 становится И:й +2,что аналогично описанному выше вызывает срабатывание коммутатора 6, который подключает к опорному входуфазового детектора 7 следующий выходфазорасщепителя 5 с фазой г=27 в "Разность фаз между сигналами опятьстановится равной 180 , На выходах блока 19 памяти опять появляетсякод числа Мю, а на выходах блока20 - код числа М =1 ч Кц - При дальнейшем перемещении вала Фазовращателя преобразователь работаетаналогично описанному выше. Пусть в какой-то момент вал Фазовращателя 1 меняет направление перемещения на обратное. В это время к опорному входу фазового детектора 7 подключен выход фазорасщепителя 5 с фазой, например,=2 д 1 , на выходах блока 19 памяти имеется код числа М , а на выходах блока 20 имеется код числа М =М 1+ (Иго.1), С изменением направления перемещения разность фаз между информационным и опорным сигналами на входах Фазового детектора 7 начинает уменьшаться, и, следовательно, код числа М на выходах блока 19 памяти также уменьшается. В момент равенства кодов чисел М и 1,; на входах компаратора 8 вырабатывается импульс, поступающий на вход обратного счета реверсивного счетчика 12. Это означает, что положение Фазовращателя 1 соответствует нижней границе апертуры. Код на выходе реверсивного счетчика 12 уменьшается на единицу, т.е. Я= Й, что через дешифра - тор 13 вызывает срабатывание коммутатора 6, который к опорному входу Фазового детектора 7 подключает выход Фазорасщепителя 5 с Фазой2 д ф 1после чего разность фаз между сигналами на входах Фазового детектора 7 становится 180, на выходах блока 19 памяти появляется код числа,йдо, а на выходах блока 20 - код числа 1 Ч =йд К йо+ 1-1) При дальнейшем перемещении вала Фазовращателя 1 разность фаз между сигналами на входах фазового детек11188 Составитель А.Смирнов Техред О.Неце Редактор иткина Корректор М.Шаро Тираж ПИ Госуд деламказ 6314 Подписи та СС арственного коми изобретений и от а, Ж, Раушска ти 113 на"Патент",Ужгород, ул ектная, 4 лиал 13 11 тора 7 уменьшается, соответственно, уменьшается код на выходах блока 19 памяти, а в момент, когда ЯМ 1 д компаратор 8 вырабатывает следующий импульс, Выходной код реверсивного счетчика 12 становится М 2 с йрг-й, что аналогично описанному выше вызывает срабатывание коммутатора 6, который подклчюает к опорному входу фазового детектора 7 выход фазорасщепителя 5 с фазой2 рРазность фаз между входными сигналами опять увеличивается до 180, на выходах блока 19 памяти опять появляется код числа 8 о, а на выходах блока 20 - код числа Й=ЙЧ-МДЧде.Ъ 2, Последующие циклы работы преобразователя аналогичны. Когда положение вала Фазовращателя 1 соответствует выбранной точке начала отсчета ( 2 =О), к опорному входу фазового детектора 7 подключается выход фазорасщепителя 5 с Фазой Щ, =О, на выходах реверсивного счетчика 12 имеется код числа ,Я, на выходах блока 19 памяти - код числа, Я,1 р, а на выходах блока 20 - код числа Йо= ЙаФсКЙар . При дальнейшем перемещении в следующий момент равенствакодов чисел,М и 1 , на выходахреверсивного счетчика 12 появляетсякод числа М й - 1, к опорномувходу Фазового детектора 7 подключается выход фазорасщепителя 5 с фазой ф =2 у , на выходах блока 19памяти появляется код числа Ц 1 оа на выходах блока 20 - код числаК=Я +.1; (Яр -11, Последующие циклыработы схемы аналогичны. Чтобы установить преобразователь в исходноеположение в другой точке диапазонаперемещений, необходимо установить 15 вал фазовращателя в это положение,нажать и отпустить кнопку 34 установки в исходное положение.Предлагаемый преобразовательпозволяет получить полный выходной 20 сигнал, пропорциональный перемещениювала фазовращателя в цифровом коде.По сравнению с прототипом уменьшается дискретность преобразователя,т.е. повышается его точность.25 Зкономический зэфект от использования преобразователя определяется его техническим преимуществом.