Преобразователь перемещения в код

)5 Н 03 М 1/2 АНИЕ ИЗОБРЕТЕ 2 ОСУДАРСТВЕН.ЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством С целью повышения точности путем дополнительной коррекции неортогональности фаз и выравнивания амплитуд сигналов в преобразоваИзобретение относится к автоматике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.Целью изобретения является повышение точности преобразователя путем дополнительной коррекции неортогональности фаз и выравнивания амлитуд сигналов.На фиг. 1 изображена структурная схема преобразователя; на фиг. 2 - структурная схема формирователя максимальных кодов; на фиг. 3 - структурная схема формирователя минимальных кодов; на фиг. 4 - структуртель, содержащий синусно-косинусный датчик (СКД) перемещений, три аналого-цифровых преобразователя, три аналоговых вычитателя, два формирователя максимальных кодов, два формирователя минимальных кодов, три сумматора, два цифроаналоговых преобразователя, усилитель, интерполятор, генератор импульсов, блок управления, введены четвертый сумматор, аналоговый сумматор, четвертый аналого-цифровой преобразователь, третий и четвертый формирователи максимальных кодов и три усилителя. В преобразователе измеряют постоянные и переменные составляющие выходных сигналов СКД, выравнивают амплитуды переменных составляющих синусных и косинусных сиг налов, путем взаимного суммирования и вычитания этих сигналов компенсируют неортогональность и дополнительно вырав-нивают амплитуды синусно-косинусных сигналов. 3 э. и. ф-лы, 5 ил. ная схема блока управления; на фиг, 5 - 0 временные диаграммы блока управления., 00Преобразователь перемещения в код Я (фиг. 1) содержит синусно-косинусный датчик (СКД) 1 перемещения, аналого-цифровые преобразователи (АЦП) 2 и 3, аналоговые вычитатели 4 и 5, блок 6 управления, формирователь 7 максимальных кодов, формирователь 8 минимальных кодов. сумматор 9, цифроанаголовый преобразова ель (ЦАП) 10, формирователь 11 максимальных кодов, формирователь 12 минимальных кодов, сумматор 13, цифроа 1656682налоговый преобразователь (ЦАП) 14, усилитель 15, аналоговый вычитатель 16, АЦП 17, сумматоры 18 и 19, усилитель 20, аналоговый сумматор 21, АЦП 22, усилители 23 и 24, формирователи 25 и 26 максимальных кодов, интерполятор 27, генератор 28 импульсов.Формирователи 7, 11, 25 и 26 максимальных кодов (фиг. 2) содержат цифровой компаратор 29, элемент И 30, регистры 31 и 32, Формирователи 8 и 12 минимальных кодов (фиг. 3) содержат цифровой компаратор ЗЗ, элемент И 34, регистры 35 и 36. Блок 6 управления (фиг. 4) содержит компараторы 37 и 38, регистр 39, элементы И 40 и 41, триггер 42, коммутатор 43.Преобразователь работает следующим образом.Синусно-косинусный датчик 1 перемещения вырабатывает на своих первом и втором выходах сигналы Оз и Ос ( фиг. 5):О, = О,. + Озе зп (У+2)Оз = Осо + Осе соз (Р 2 ) ф где Озо. Осо - парээитные постоянные составляющие сигналов Оз, Ос соответственно;Озе, Осе - амплитуды переменных составляющих сигналов Оз, Ос соответственно;Ьр - величина неортогональности фээ (неквадратурности) сигналов О, и Ос,ф - пространственная фаза сигналов, пропорциональная величине перемещения Х. Сигналы Оз и Ос непрерывно циклически преобразуются в коды й и Й 2 с помощью АЦП 2 и 3 соответственно, выполненных, например, на основе микросхемы К 572 ПВ 1. Полученные коды Й 1 и Й 2, сопровождаемые стробирующими сигналами готовности информации С и С 2, поступают на входы формирователей 7, 8, 11 и 12 соответственно. Формирователи 7 и 8 опреДЕЛЯЮт СООтевтСтВЕМНО МаКСИМУМ Ймакс 1 И МИНИМУМ ймин КОДа Й 1 В ПРЕДЕЛаХ ТЕКУЩЕГО периода выходных синусных сигналов СКД 1 (т. е. в пределах полюсного деления модулирующего элемента СКД 1). Аналогично формирователи 11 и 12 формируют коды Ймакс 2 И Ймин 2 В ПрЕдЕЛаХ тЕКущЕГО ПЕрИОда выходных косинусных сигналов СКД 1. Сумматоры 9 и 18 формируют соответственно СУММУ йп И РаЗНОСтЬ йа ВЫХОДНЫХ КОДОВ формирователей 7 и 8Йо Ймакс 1+ЙминЙа 1 Ймакс 1 ймин 1. Полученные коды пропорциональны соответственно постоянной составляющей иамплитуде сигнала Оз,Аналогично сумматоры 13 и 19 форми 5 руют сумму и разность видаЙп 2 Ймакс 2+Ймин 2:Йа 2=ймакс 2 - Ймин 2.КОДЫ Йп И Йн 2 ПОдаЮтСя На ВХОДЫ ЦАП10 и 14, которые формируют сигналы, про 10 порционэльные составляющим Озо и Осо соответственно,На выходах аналоговых вычитателей 4 и. 5 формируются сигналы Оз и Ос соответственно, освобожденные от паразитных по 15 стоянных составляющих и имеющие видОз = Озе зп (ф+ );О, = О,е соз (р - ),220 Полученные сигналы подаются на входы усилителей 20 и 15 соответственно. Каждый усилитель имеет коэффициентусиления, обратно пропорциональный коду,подаваемому на управляющий вход, и мо 25 жет быть выполнен, например. на операционном усилителе с перемножающим ЦАП вцепи отрицательной обратной связи. Выходные сигналы Оз и Ос усилителей 20 и 15имеют вид30 , (, +Ф).2Ос =Ксоз(гр - ),2где К - постоянный коэффициент, определя 35 емый параметрами усилителя.Таким образом, на выходах усилителей20 и 15 сформированы сигналы равной амплитуды и без паразитной постоянной составляющей. Эти сигналы поступают на40 сумматор 21 и вычитатель 16, на выходахкоторых формируются сигналы вида Л,О, =Озе зп(р+ - );4а а Л45 Ос = Осе соз (ф + - ) .4а Ьо лгде Озе = 2 К зи ( - + - ) - амплитуда2 4сигнала Оз;Ьо л50 Осе = 2 К соз ( - + - ) - амплитуда2 4сигнала Ос,Следовательно, на выходах сумматора21 и вычитателя 16 получены сигналы с устраненной неортогональмостью фаз, однакопри этом вновь возникло неравенство амплитуд. С целью его устранения сигналы Оси Ос подаются на входы АЦП 22 и 17 соответственно, Полученные коды йз и Й 4, сопровождаемые стробирующими сигналамиготовности информации Сз и С 4, поступают на входы формирователей 25 и 26, опреде- ЛяЮщиЕ Соответственно макСимум МмаксЗ КОДЭ Йз И МаКСИМУМ Ммакс 4 КОДЭ 1 Ч 4,Данные коды, пропорциональные амплитудам сигналов, управляют коэффициентами усиления усилителей 23 и 24, на выходах которых формируются сигналыОак = 2 К 31 п (ф + 4)Л .Ос =2 К сов Р+ - )Л4постоянной и равной амплитуды без паразитных постоянных составляющих и с устраненной неортогональностью . фаз. Постоянная фазовая добавка величинойл 4 не приводит к возникновению погрешности нелинейности, а лишь смещает всю характеристику преобразования и при необходимости легко может быть устранена,Сигналы Ом и Ос поступают на входы интерполятора 27, выполненного, например, в виде последовательно соединенных реэистивного фазорасщепителя (с инверто рами на входе), блока компараторов и дешифратора 1), Сформированный интерполятором 27 код Маык поступает к потребителю.В преобразователе коррекция выполняется заново для каждого полностью пройденного периода сигналов СКД 1. С этой целью блок 6 управления формирует сигнал Е в виде короткого импульса по окончании каждого полностью пройденного периода,Генератор 28 импульсов осуществляет тактирование всех АЦП и блока б управления,Работу формирователей 7, 11, 25 и 26 максимальных кодов (фиг. 2) рассмотрим на примере формирователя 7, определяющего код Ммакс 1 С приходом ОчереДного импульса Е, обозначающего начало нового периода, регистр 31 сбрасывается в начальное состояние(при этом на его выходе устанавливается код 1000, равный коду М 1 при Оа=0). Далее выходной код регистра 31 (его старший разряд снимается с инверсного выхода) постоянно сравнивается с выходным кодом М 1 АЦП 2. Если код гч 1 превышает значение кода, записанного в регистре 31, то на выходе цифрового компаратора 29 устанавливается высокий логический уровень, разрешающий прохождение импульса С 1 через элемент И 30 на стробирующий вход регистра 31, в который и записывается новое текущее значение максимума. По началу следующего периода (т. е. при перемещении модулирующего элемента СКД 1 на одно полюсное деление) вырабатывается 5 10 15 20 25 30 35 40 45 50 55 очередной импульс Е, по переднему фронту КотоРОГО КОД МаКСИмума Ймакс 1 ПРЕДЫДУЩЕ- го периода переписывается в регистр 32, где будет храниться неизменным в течение следующего периода, По этому же импульсу Е регистр 31 вновь сбрасывается в начальное состояние и формирователь 7 готов к новому периоду формирования максимального кода.Работу формирователей 8 и 12 минимальных кодов(фиг. 3) рассмотрим на примере формирователя 8, который работает аналогично формирователю 7 с той лишь разницей, что цифровой компаратор 33 выдает сигнал высокого логического уровня, разрешающий прохождение импульса С 1 через элемент И 34, если входной код й 1 меньше записанного в регистре 35, а код Ммин 1 из регистра 36 выдается на выход формирователя 8 как в прямом, так и в инверсном коде для осуществления операции вычитания на сумматоре 18,Блок б управления (фиг. 4) работает следующим образомКомпараторы 37 и 38 преобразуют сигналы Оа и Ос путем их сравнения с нулевым потенциалом в логические сигналы Ок 1 и Ок 2, как показано на диаграмме фиг. 5. Они через регистр 39 поступают на входы элементов И 40 и 41, выполненных, например, на микросхеме К 155 ЛИ 1 с одновибратором на одном динамическом) входе. При рассмотрении работы блока б управления задержкой информации в регистре 39 пренебрегают.На выходе элемента И 40 формируются импульсы Ои 1 при окончании каждого периода сигнала Оа в процессе увеличения перемещения Х, На выходе элемента И 41 формируются импульсы Ои 2 при окончании каждого периода сигнала Оа в процессе уменьшения Х, Знак направления перемещения фиксируется триггером 42 сигнал О, на фиг. 5), который управляет коммутатором 43, объединяющим на своем выходе Е сигналы Ои 1 и Ои 2. Управление коммутатором 43 осуществляется с задержкой, вносимой элементом 44 (сигнал Оз на фиг. 5), Задержка управления нужна для исключения иэ выходной последовательности Е первого выходного импульса элемента 40 и 41 после смены направления перемещения. Исключение импульса необходимо, поскольку период, на котором произошел реверс, был пройден не полностью и не должен быть отмечен импульсом Е.Благодаря использованию регистра 39 формирование сигнала Е привязано к одним фронтам тактовой последовательности генератора 28, при этом изменение инфор 1656682мации и выходных стробирующих сигналов АЦП привязано к другим фронтам тактовой последовательности, Этим обеспечивается исключение "гонок" в формирователях максимальных и минимальных кодов,Предлагаемый преобразователь имеет повышенную точность благодаря компенсации погрешностей, вызванных неортогональностью фаэ и неравенством амлитуд выходных сигналов СКД 1,Формулаизобретения 1, Преобразователь перемещения в код, содержащий синусно-косинусный датчик перемещения, первый выход которого соединен с информационным входом первого аналого-цифрового преобразователя, прямым входом первого аналогового вычитателя и первым входом блока управления, а второй выход соединен с информационным входом второго аналого-цифрового преобразователя, прямым входом второго аналогового вычитателя и вторым входом блока управления, группа выходов первого аналого-цифрового преобразователя соединена с информационными входами первых формирователей максимальных и минимальных кодов, первые управляющие входы которых подключены к управляющему выходу первого аналого-цифрового преобразователя, выходы первого формирователя максимальных кодов и прямые выходы первого формирователя минимальных кодов соединены с входами первого сумматора, выходы которого через первый цифроаналоговый преобразователь соединены с инверсным входом первого аналогового вычитателя, выход которого соединен с информационным входом первого усилителя, группа выходов второго аналого-цифрового преобразователя соединена с информационными входами вторых формирователей максимального и минимального кодов, первые управляющие входы которых подключены к управляющему выходу второго аналого-цифрового преобразователя, выходы второго формирователя максимальных кодов соединены с первыми группами входов второго и третьего сумматоров, прямые и инверсные выходы второго формирователя минимальных кодов соединены с вторыми группами входов второго и третьего сумматоров соответственно, выходы второго сумматора через второй цифроаналоговый преобразователь соединены с инверсным входом второго аналогового вычитателя, выход первого усилителя соединен с инверсным входом третьего аналогового вычитателя, выход которого соединен с информационным входом третьего аналогоцифрового преобразователя, генератор55 управляющими входами третьего и четвертого формирователей максимальных кодов.2, Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что формирователь максимальных кодов содержит цифровой компаратор, первый и второй регистры, элемент И, пер 1015 20 25 30 3540 4550 импульсов, выход которого соединен с третьим входом блока управления и тактовыми входами первого, второго и третьего аналого-цифровых преобразователей, выход блока управления соединен с вторыми управляющими входами первых и вторыхформирователей максимального и минимального кодов, интерполятор, о т л и ч а ющ и й с я тем, что, с целью повышения точности преобразователя, в него введены четвертый сумматор, аналоговый сумматор, четвертый аналого-цифровой преобразователь, третий и четвертый формирователимаксимального кода, второй, третий и четвертый усилители, прямые выходы первого формирователя максимальных кодов и инверсные выходы первого формирователя минимальных кодов соединены соответственно с первой и второй группой входов четвертого сумматора, выходы которого соединены с управляющими входами первого усилителя, выход второго аналогового вычитателя и выходы третьего сумматора соединены соответственно с информационным и управляющими входами второго усилителя, выход которого соединен с прямым входом третьего аналогового вычитателя и первым входом аналогового сумматора, второй вход которого подключен к выходу первого усилителя, выход аналогового сумматора соединен с информационными входами третьего усилителя и четвертого аналогоцифрового преобразователя, группа выходов и управляющий выход которого соединены соответственно с группой входов и первым управляющим входом третьего формирователя максимальных кодов, вьходы которого соединены с управляющими входами третьего усилителя, группа выходов и управляющий выход третьего аналого-цифрового преобразователя соединены соответственно с группой входов и первым управляющим входом четвертого формирователя максимальных кодов, выходы которого соединены с управляющимивходами четвертого усилителя, информационный вход четвертого усилителя подключен к выходу третьего аналогового вычитателя, выходы третьего и четвертого усилителей соединены с входами интерполятора, выход генератора импульсов соединен с тактовым входом четвертого аналого-цифрового преобразователя, а выход блока управления соединен с вторымивая группа входов цифрового компаратора является информационными входами формироватег я максимальных кодов и соединена с информационными входами первого регистра, выходы которого соединены с информационными входами второго регистра и второй группой входов цифрового компаратора, выход цифрового компаратора соединен с одним входом элемента И, другой вход которого является первым управляющим входом формирователя максимальных кодов, а выход соединен с тактовым входом первого регистра, установочный вход первого регистра соединен с тактовым входом второго регистра и является вторым управляющим входом формирователя максимальных кодов, прямыми выходами которого являются выходы второго регистра,3. Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что формирователь минимальных кодов содержит цифровой компаратор, первый и второй регистры, элемент И, выходы первого регистра соединены с информационными входами второго регистра и первой группой входов цифрового компаратора, вторая группа входов которого является информационными входами формирователя минимальных кодов и соединена с информационными входами первого регистра, выход цифрового компаратора соединен с одним входом элемента И, другой вход которого является первым управляющим входом формирователя минимальных кодов, а выход соединен с тактовым входом первого регистра, установочный вход первого регистра соединен с тактовым входом второго регистра и является вторым управляющим входом формирователя минимальных кодов, прямыми и 5 инверсными выходами которого являютсясоответствующие выходы второго регистра.4. Преобразователь по п. 1, о т л и ч а ющи й с я тем, что блок управления содержит первый и второй компараторы, регистр, пер вый и второй элементы И, триггер, коммутатор и элемент задержки, первые входы первого и второго компараторов являются соответственно первым и вторым входами блока управления, вторые входы первого и 15 второго компараторов подключены к общейшине, а выходы первого и второго компараторов соединены с соответствующими информационными входами регистра, тактовый вход которого является третьим 20 входом блока управления, выход первогоразряда регистра соединен с прямым динамическим входом первого элемента И и инверсным динамическим входом второго элемента И, выход второго разряда регист ра соединен с управляющими входами первого и второго элементов И. выходы первого и второго элементов И соединены с соответствующими входами триггера. выход которого через элемент задержки соединен с 30 управляющим входом коммутатора, первыйи второй информационные входы коммутатора соединены с выходами соответственно второго и первого элементов И. а выход коммутатора является выходом блока уп равления.1656682 5 едактор Е.Коп О,Кундрик орре роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 аказ 205 ВНИИ Составитель А,Смирновехред М,Моргентал Тираж 470 ГЬдпис моедарственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Раущская наб., 4/5