Запоминающее устройство

1016832 30 35 40 входами и выходами которого являютсясоответственно первый и второй входы элемента ИЛИ и выходы первого ивторого элементов И. 2первым входом блока усилителей считывания, первый и второй выходы узла управления усилителями считыва. ния соединены соответственно с вто 5 рыми входами блока усилителей считывания и узла управления занесениемв выходной регистр, выходы которыхсоединены соответственно с первыми вторым входами выходного регистра,10 третий выход узла управления записьюсчитыванием соединен с вторыми входами узла управления формирователями и узла управления усилителямисчитывания. Выход дешифратора адреса последней ступени соединен с вторым входом блока формирователей выборки слова, выход входного регист. ра данных соединен с вторым входомблока разрядных формирователей 2 1.Недостатком известного устройстваявляется низкое быстродействие, таккак оно ограничивается низким быстродействием схем дешифрации адреса.Цель изобретения - повышениебыстродействия запоминающего устрой 25 ства,Поставленная цель достигаетсятем, что в запоминающее устройство,содержащее основной регистр адреса,входной регистр данных и блок управления, один из входов которых являются соответственно адресными, информационными и управляющим входамиустройства, блоки местного управления, первые входы которых соединеныс другим входом блока управления иявляются входом обращения устройства, первый и второй дешифраторы адреса, накопитель, одни из входов ко-.торогоподключены к выходам формирователей сигналов выборки слов, другие гходы - к выходам формирователей разрядных сигналов, а выходы -к входам усилителей считывания, выходы которых соединены с входами выходного регистра данных, причем одни из выходов блока управления подключены соответственно к другим входам входного регистра данных и к другим входам основного регистра адРеса, выходы которого соединены с50 входами первого дешифратора адреса, .первый и второй выходы первого блока местного управления подключены соответственно к управляющим входам формирователей разрядных сигналов55 и к управляющим входам формирователей сигналов выборки слов, первый10 15202535 4045 и выходы первого.и второго элементов И На Фиг. 1 изображена функциональная схема предлагаемого устройства; на Фиг. 2 - то же, логического блока; на фиг 3 - то же, первой группы регистров сдвига; на Фиг. 4 - то же, аторой группы регистров сдвига; на 1фиг. 5 - то же, блока управления.Предлагаемое .запоминающее устройство содержит (фиг. 1) основной регистр 1 адреса, входной регистр 2 данных, блок Э управления. На фиг.1 обозначены адресные 4, информационные. 5 .и управляющий 6 входы устройства. Устройство содержит также первый 7 и второй 8 дешифраторы адреса, формирователи 9 сигналов выборки слов, формирователи 10 ф разрядных сигналов, первый блок 11 местного ,управления, предназначенный для 50 55 60 65 и второй выходы второго .блока мест ного управления соединены соответственно с управляющими входами усилителей считывания и с вторым входом третьего блока местного управления, выход которого подключен к управляющему входу выходного регистра данных,введены дополнительные регистры адреса, логические блоки и группы регистров сдвига, причем одни из входов дополнительных регистров адреса подключены к выходам .логических блоков, первые входы которых соединены с первыми входами регистров сдвига групп и другим входом блока управления, вторые и третьи входы логических блоков подключены к разряднымвыходам регистров сдвига первой группы, второй вход которых соединен с другим выходом блока управления, а управляющие выходы подключены соответственно к вторым входам первого и второго блоков местного управления, другие входы первого дополнительного регистра адреса соединены с выходами первого дешифратора адреса, а выходы - с входами второго дешифратора адреса, выходы которого соединены с входами второго дополнительного регистра адреса, выходы которого подключены к входам формирователей сигналов выборки слов, второй вход и выходы регнстров сдвигавторой группы соединены, соответственно с выходом входного регистра данных и с входами формирователей разрядных сигналовКроме того, каждый логический блок содержит элеМенты И,элемент ИЛИ и элемент НЕ, выход которого соединен с выходом элемента ИЛИ и первым входом первого элемента И, а выход - с первым. входом второго элемента И, вторые входы элементов И объединены и являются первым входом блока, вторым.и третьим входами и выходами которого являются соответственно первый и второй входы элемента ИЛИ управления формирователями сигналов выборки слов и формирователями разрядных сигналов, накопитель 12, .выполненный на триггерах, усилители 13 считывания, второй 14 и третий 15 блоки местного управления, выходной регистр 16 данных с выходом 17. На фиг. 1 обозначен также вход 18 обращения устройства.Кроме того, устройство содержит .первый 19 и второй 20 дополнительные регистры адреса, первый 21 и второй 22 логические блоки, первую 23 и вторую 24 группы регистров сдвига.Каждый логический блок содержитфиг 2 ) элемент ИЛИ 25, элемент НЕ 26, первый 27 и второй 28 элементы И. На фиг. 2 обозначены выходы 29 и 30, вторые 31 1 (312) и третьи 32., 322 ) входы первого й второго логических. блоков соответственно. Первая группа регистров сдвига содержит (фиг. 3 ) элемент НЕ 33 и дина-, мические триггеры 34-37, На Фиг. 3 обозначен второй вход 38 первой группы регистров сдвига. Вторая группа регистров сдвига содержит фиг. 4) динамические триггеры 39 и 40, составляющие соответственно первый и второй разряды регистра 41 сдвига, динамические триггеры 42 и 43, составляющие соответственно первый и второй разряды регистра 44 сдвига, динамические триггеры 45 и 46, составляющие соответственно первый и второй разряды регистра 47 сдвига, динамические триггеры 48 и 49, составляющие соответственно первый и второй разряды регистра 50 сдвига. На фиг. 4 обозначены выходы 51-54 и входы 55-58 регистров сдвига второй группы.Блок управления содержит фиг.5) дешифратор 59, элементы И 60-62, элементы НЕ 63 и 64 и элементы ИЛИ 65 и 66. На фнг. 5 обозначены выходы 67-70 блока управления, а также выходы 71 и 72 дешифратора, Количество дополнительных дешифраторов 7 и 8 фиг. 1) и регистров 19 и 20, т.е, деление на ступени дешифрации адреса, выбирается таким, что" бы совместное время срабатывания одного из дополнительных дешифраторов, например 7, и .соответствующего регистра, например 19, было меньше или равно суммарному времени задержек в формирователе 9, усилителях 13 и накопителе 12.Работу предлагаемого запоминающего устройства рассмотрим на примере выполнения следующей последовательности команд: первое обращение к запоминающему устройству - прием команды "Считать" первое слово по первому адресу; второе обращение - прием команды "Записать" второе слово по второму адресу; третье обращениеработа запоминающего устройства приотсутствии на его управляющем входе,команды; четвертое обращение - при 4ем команды "Записать" третье словопо третьему адресу и пятое обращение - прием команды "Считать" четвертое слово по четвертому адресу.На вход 18 (Фиг. 1 У постоянно поступают сигналы обращения. Каждый изпоследующих сигйалов обращения следует через время, равное или большее 10суммарного времени срабатывания формирователей 9 и 10, усилителей 13и накопителя 12. Ширина этих сигналовсоставляет половину этого времени.С такой же частотой синхронно на вхо ды 4 поступают коды адреса, на вход6 - команды "Записать" или "Считать"и на входы 5 одновременно с командами "Записать" - слова для записи внакопитель 12, Ширина данных сигналов ло времени должна перекрыватьсигнал обращения по его переднему изаднему фронтам и может быть .равнавремени между двумя смежными сигналами обращения. 25К моменту прихода первого сигнала,обращения, поступающего по входу 18,на вход 6 поступает команда "Считать",а на вход 4 - код первого адреса.По переднему фронту первого сигналаобращения выполняются следующиедействия.В блоке 3 на основании полученнойкоманды "Считать" дешифратор 59фиг. 5 ) Формирует единичный уровеньна выходе 71 и нулевой уровень навыходе 72,На основании этОго элемента И 60формирует сигнал, который через элемент ИЛИ 66 поступает на выход 68,а через элемент ИЛИ 65 - на выход 4069. По сигналу с выхода 68 устанавливается в нулевое состояние регистр2 (фиг. 1). По сигналу с выхода 69заносится первый адрес в регистр 1.После этого подключается к работе 45дешифратор 7.По заднему фронту первого сигнала обращения, поступающегО по цепи(фиг. 3 ) через элемент. НЕ ЗЗ, в регистрах 23 на основании единичногоуровня на входе триггера 34 устанавливается в единичное состо.ние триггер 34, и на основании нулевогоуровня - в нулевое состояние триггер 36. Этим осуществляется запоминание команды "Считать" и освобождается блок 3 для приема очереднойкоманды.К,моменту прихбда второго сигналаобращения на вход 6 поступает команда "Записать", на входы 4 - код второго адреса и на входы 5 - второеслово.По переднему Фронту второго сигнала обращения выполняются следую"щие действия. 65 Нулевая информация из регистра 2,поступающая в регистры 24 по входам55-58 (фиг. 4), заносится соответ-.ственно в триггеры 39, 42, 45 и 48.Единичный уровень с выхода триггера34 (фиг, 3) по входам 31 и далее через элемент ИЛИ 25 (фиг. 2) в блокв21 поступает на вход элемента И 27, .который в результате этого формирует сигнал на выходе 29, Этим сигналом заносится в регистр 19 (фиг. 1с выхода дешифратора 7 результатдешифрации адреса, содержащегося врегистре 1. В блоке 3 на основанииполученной команды "Записать" дешифратор 59 формирует на выходе. 71 нулевой уровень и на выходе 72 -единичный уровень, в результате второеслово заносится в регистр 2, а второй адрес - в регистр 1.По заднему фронту второго сигнала обращения в регистрах 23 выполняются следующие действия,Содержимое триггеров 34 и 36 заносится соответственно в триггеры35 и 37, в цепи 37 триггер 34, устанавливается в нулевое состояние итриггер 36 - в единичное состояние.К моменту прихода на вход 18третьего сигнала обращения на вход6 (фиг. 1) не поступает никакой команды.По переднему фронту третьего сигнала обращения выполняются следующие действия.Нулевая информация, находящаясяв триггерах 39, 42, 45 и 48 регистров 24, заносится соответственно втриггеры 40,43, 46 и 49. Второе слово, находящееся в регистре 2, заносится соответственно в триггеры 39,42, 45 и 48. Единичный уровень свыхода триггера 35 поступает на входблока 22, на выходе 29 которого формируется сигнал, Этим сигналЬм заносится в регистр 20 результат с выхода дешифратора 8. Установленный в единичное состояние триггер, входящий в регистр 20, выбирает соответствующий из формирователей 9. Единичный уровень с выхода триггера 36 и далее через элемент ИЛИ 25 в блоке 21 поступает на вход элемента И 27, который Формирует сигнал на выходе 29. Этим сигналом заносится в регистр 19 с выхода дешифратора 7 адрес, содержащийся в регистре 1Блок 3 на основании отсутствия команды на входе 6 формирует на выходах 71 и 72 нулевые уровни, в результате чего сбрасывается регистр 1, а по сигналу с выхода 68 сбрасывается регистр 2, Единичный уровень с выхода триггера 35 поступает на вход блока 11, на выходе которого с необходимой задержкой формируется сигнал разрешающий работу выбранному из формирователей. В результате внакопителе 12 выбирается первое слово, соответствующее первому адресу, информация поступает на соответствующие входы усилителей 13. Единичный уровень с выхода триггера 35 поступает на вход блока 14 и с его первого выхода с некоторой задержкой единичный уровень поступает на вход .одного из усилителей 13 и разрешает-. усиление считанных с накопителя. 12 сигналов.По заднему фронту третьего сйг-. :нала обращения выпОлняются следующиЕ действия.В регистрах 23 содержимое триггеров 34 и 36 заносится соответственно в триггеры 35 и 37 В триггеры 34 и 36 заносится нулевая информация. На втором выходе блока 14 устанавливается единичный уровень.К моменту прихода четвертого сигнала обращения на вход 6 поступает команда "Записать", на входы 4 - код третьего адреса и на входы 5 - третье слово. К этому моменту в накопителе 12 оканчивается считывание информации, находящейся в третьем слове, которая поступает на вход регистра 16.По переднему Фронту четвертого сигнала обращения выполняются следующие действия.Единичный уровень с второго выхода блока 14 поступает на вход блока 15. На основании этого на выходе блока 15 формируется сигнал, которым заносится информация в .регистр 16,которая проходит на выход 17 и станосится доступной внешнему устройству,выдавшему команду "Считать" первоеслово по первому адресу. Второе слово, находящееся в триггерах 39, 42,45 и 48 регистров 24, заносится соответственно в триггеры 40, 43, 46и 49 и с выходов 51, 52, 53 и 54поступает на входы соответствующихпар формирователей 10 для формирования сигналов "Запись 1" и фЗапись Оф.Нулевая информация, находящаяся врегистре 2, заносится соответственно в триггеры 39, 42, 45 и 48 регистров 24. Блок 22 на основании единичного состояния тригерра 37 регистров 23 формирует на выходе 29 сигнал по которому заносится в регистр 20 результат с выхода дешифратора 8.Нулевые уровни с выходов триггеров 34 и 36 регистров 23 поступают на входы блока .21 и через элемент ИПИ 25 после инвентирования элементом НЕ 26 поступают высоким уровнем на вход элемента И 28. На выходе 30 формируется сигнал, который сбрасывает в нулевое состояние регистр 19. Блок 3 на основании полученной команды Записать" Формирует сигналы, по которым осуществляется занесение кода третьего адреса в регистр .1 и третьего слова - в регистр 2. Единичный уровень с выхода триггера 37 регистров 23 поступает на вход блока 11. В результате на выходах блока 11 формируются сигналы, которые 5 разрешают работу формирователей 9и 10, и в накопителе 12 выбирается слово,. соответствующее второму ад" ресу, и в эти же триггеры накопителя 12 с помощью сигналов "Запись 1" 10 или "Запись 0" записывается второеслово. Нулевой уровень с выхода триггера 35 регистров 23 поступает навход блока 14, на первом выходе ко-;торого сбрасывается сигнал задер 15 жанным сигналом обращения. По заднему фронту четвертого сигнала обращения выполняются следующие действия.В регистрах 23 содержимое триггеров 34 и,36 заносится соответственно в триггеры 35 и. 37. Триггер 34устанавливается в нулевое состояниеи триггер 36 - в единичное состояниеНа втором выходе блока 14 устанавливается нулевой уровень.К моменту прихода на вход 18пятого сигнала обращения на вход 6поступает команда "Считать", а навходы 4 - код четвертого адреса.По переднему фронту пятого сигнала обращения выполняются следующие действия.Нулевой уровень с выхода. блока14 подается на вход блока 15, навыходе которого формируется сигнал, З 5 по которому сбрасывается регистр 16,В регистрах 24 содержимое триггеров39, 42, 45 и 48 заносится соответственно в триггеры 40, 43, 46 и 49.Третье слово, находящееся в регист" 40 ре 2, заносится в триггеры 39, 42,. 45 и 48. Блок 22 на основании нуле-.вых состояний триггеров 35 и 37 в ре-.гистрах 23 формирует сигнал на выхо"де 30, по которому сбрасывается 45 регистр 20. Блок 21 на основанииединичного состояния триггера 36 в .описанной последовательности формирует сигул на выходе 29. По этомусигналу заносится в регистр 19 с выл,хода дешифратора 7 дешифрированныйадрес из регистра 1. Блок 3 на основании полученной команды "Считать"формирует сигналы на выходах 68 и.69, по которым сбрасывается регистр2 и заносится четвертый адрес в регистр 1. Блок 11 не Формирует никаких сигналов, а значит, не подключаются к работе формирователи 9 и 10.Накопитель 12 в этом случае остается в состоянии хранения информации.60 По заднему Фронту пятого сигналаобращения в регистрах 23 выполняются следующие действия.Информация, находящаяся в тригге-.рах 34 и 36, заносится соответствен но в триггеры 35 и 37. Триггер 34 .устанавливается в единичное состояние, а триггер Зб - в нулевое состояниеДальнейшая работа устройства продолжается в описанной выше последовательности,Технико-экономическое преимущество предлагаемого устройства заключается в его более высоком быстродействии по сравнению с известным.1016832 Составитель Т. Зайцевакулинец Техред О.Неце Корректор В. Бутяга Редактор М. 5 илиал ППП "Патент", г. Ужгород, ул Проектна Заказ 3393/50 ВНИИП по 113035, МТираж 594Государственноголам изобретенийква, Ж, Раушс Под омитета открыти я наб, сноеССР