Устройство для контроля блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 9 1511 4 0 11 С 29/О ЛАМ ИЗОБРЕТЕНИИ И ОТКР ОПИСАНИЕ ИЗОБРЕТЕНИН А ВТОРСКОМУ СВИДЕТЕЛЬСТВУц Й ЫИ 4011"11ение быстродей ройствическии и повышУстрблокния оиство содержиттри накопител два компаратор ирователь сигнал ексоров счетчи арифбло равледешифратор, ов, семь мульблок контроля форм типл ие относится квычислие и может быть примеки и контроля оперативийных запоминающих устизобретения является адрес и ду, 2 и аай СУДАРСТВЕННЫЙ КОМИТЕТ СССР(71) Киевский ордена Трудового Красного Знамени завод электронныхвычислительных и управляющих машин (72) Е,Я. Белалов, В,К, Бочков, Э.В, Рудаков и С.П. Саламатов 53) 681. 327 (088,8)(56) Электронная вычислительная машина ЕС/ Под. ред, А.М, Ларионо ва, М,: Статистика, 1976, с,284Авторское свидетельство СССР 1 Ф 769641, кл. С 11 С 29/00, 1979. ,54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ57) Изобретентельной техникнено для наладных и периферройств. Целью, по четности, индикаторы, четырнадцать регистров, в которых переключателямипредварительно устанавливаются исход-,. ные параметры, например начальный и конечный адреса, список тестов, код данных, применяемые при контроле блоков памяти, Быстродействие повышается за счет того, что цикл обращения к контролируемому блоку памяти значительно меньше цикла выполнения одной микрокоманды, выдаваемой арифметическим блоком и устройство позволяет параллельно формировать, и выдаватьданные за одну микрокоман"лПолеконстанть Поле адресаи операциинакопителя 3 Признакизанесения в После микроопераций (управляет дешифратором 8 и регистром 24) егистры 7, 19 и 2Адресследующеймикрокомандь прос и операцияя внешнеготройства 1 оле условия перехода (управляет мультиплексором 16) Поле управления Код операции и адрес обращения к арифметическому блоку 1 ольныи зр",ультиплексоров0-15 и ировател Изобретение относится к вычислительной технике, и может быть использовано для наладки и контроля оперативных и периферийййх запоминающих устройств,Пель изобретения - повышение быстродействия устройства.На фиг, предатавлена функциональная схема предлагаемого устройства; на фиг, 2 - функциональная схема блока управления.Предлагаемое устройство фиг,1) содержит арифметический блок 1, блок 2 управления, накопите,пи 3-5 с первого по третий, первый 6 и второй 7 компараторы, дешифратор 8, формирователь 9 сигналов, мультиплексоры 10- 6 с первого по седьмой, регистры 17- 30 с первого по четырнадцатый, счетчик 31, блок 32 контроля по четности, первый 33 и второй 34 переключатели и индикаторы 35-37 с первого по третий, Кроме того, на фиг.1 обозначены информационные 38 и управляющий 39 входы, управляющие 40, адрес - ные 41 и информационные 42 выходы . устройства.Блок 2 управления (фиг,2) содержит триггеры 43-50, одновибраторы 51-54 например, типа К 155 АГЗ), кварцевый генератор 55, регистр 56 (например, типа К 155 ТМ 8), элементы И-ИЛИ 57 и 58, элемент И 59, элемент ИЛИ 60, элементы ИЛИ-НЕ 61 и 62, элемент НЕ 63, элементы И-НЕ 64-69 и элементы ИЛИ 70 и 71.Накопитель 4 постоянного типа (выполнен, например, на микросхемах 7951 2 КР 556 РТ 5) содержит микропрограмму ,для контроля проверяемого блока памя ги,Накопитель 5 аналогичного типасодержит дополнительно библиотекуконстант; которые могут использоваться в тестах,Арифметический блок 1 содержитмикропроцессорные секции, например,типа К 1804 ВС 1,Предлагаемое устройство работаетследующим образом,Устроиство работает в двух режимах: контроля блоков памяти и в режиме самоконтроля,Работа устройства в режиме контроля блоков памяти,2 О С помощью соответствующих переключателей 34 в регистры 26-30 предварительно заносятся исходные параметры: в регистр 26 - список неисправных разрядов (если они есть) в25 проверяемом изделии, в регистр 27конечный адрес, в регистр 28 - начальный адрес, в регистр 29 - списоктестов, в регистр 30 - начальный кодданных, при этом на переключателях33 набирается нужный код. Переключателями 34 подаются сигналы "Пуск"и "Сброс", которые запускают работублока 2, после чего начинается чтение микрокоманды из накопителя 4 и35занесение кода микрокоманды в регистр 23, Затем выполняются операции,заданные в микрокоманде, Ниже приведен формат микрокоманды,951При операции чтения проверяемоеизделие выдает считанные данные навход 38 и сигнал "Ответ" на вход 39,после чего данные принимаются в регистр 25 и сравниваются на компараторе 6 с заданным кодом, который подготовлен в регистре 18. При этом предусмотрена возможность блокировкисравнения заведомо неисправных разрядов, которые задаются в регистре 26,Результат сравнения передается вблок 2, который выполняет останов приобнаружении ошибки,В предлагаемом устройстве приняты.следующие меры для повышения быстродействия.В несложных тестах устройство позволяет параллельно формировать и выдавать адрес и данные за одну микрокоманду в каждом обращении к проверяемому изделию.В более сложньх тестах для формирования адреса и данных может использоваться несколько микрокоманд прикаждом обращении, но это не вызываетпотерь времени, так как для большинства проверяемых изделий цикл обращения значительно больше цикла выполнения одной микрокоманды. Регистры 18и 21 обеспечивают хранение данных иадреса во время текущего обращения кпроверяемому иэделию, в регистрах 17и 20 в это время уже подготавливаются данные и адрес для следующегообращения, Если к этому времени текущее обращение еще не завершено ив очередной микрокоманде считывается признак нового обращения, то возникает конфликтная ситуация, при которой блок 2 переводит устройство врежим "Ожидание", для чего приоста-,навливает дальнейшее выполнение микропрограммы, После окончания текущего обращения снимается режим ожидания и продолжается выполнение микропрограммы, В конце теста дешифратор 8 вырабатывает микрооперацию "Конец теста".и взводит соответствующий триггер регистра 24, после чегоблок 2 выполняет останов,Блоки 35, 36 и 37 выполняют индикацию адреса на выходе 41, входных 38и выходных (с регистра 18) данных;адреса (с регистра 22) и кода микрокоманды (с регистра 23); списка выполненных тестов (с регистра 24).В режиме самоконтроля устройствоимеет следующие варианты работы; 3 1247Блок 32 проверяет четность считанного кода микрокоманды, дешифратор8 анализирует наличие микрооперации"Номер теста" и заносит единицу всоответствующий триггер регистра 24.Регистр 22 сохраняет адрес текущеймикрокоманды,Блок 1 анализирует исходные параметры, которые принимаются с регист, -ров 26-30 через мультиплексор 12,затем формируется текущий адрес обращения к проверяемому изделию,Результаты операций блока 1 и прочие данные хранятся в памяти блока 1Текущий адрес с блока 1 передается в регистр 19, на мультиплексор 14 и через мультиплексор 15в регистр 20. Компаратор 7 сравнивает текущий адрес с конечным, Мультиплексор 16 в зависимости от кода микрокоманды анализирует результаты операций блока 1 или состояние выходоврегистра 19, или результат сравненияадреса с компаратора 7. Мультиплексор13 в зависимости от кода микрокомандыподготавливает адрес следующей микрокоманды одним из трех способов: приемадреса с регистра 23 или с регистра19 (безусловный переход) или приеммладшего разряда адреса с мультиплексора 16 (условный переход),30Текущие данные формируются в блоке1 и через регистр 19 поступают намультиплексор 10 или могут считываться с накопителя 4 или 5, затем онизаписываются в накопитель 3 или 35.транслируются через него, Формирователь 9 инвертирует или передает данные (в зависимости от кода микрокоманды) на мультиплексор 14. Крометого, на мультиплексор 14 данные могут 40поступать с блока 1, Затем данные заносятся в .регистр 17, Занесение в регистры 17, 19 и 20 зависит от кодамикрокоманды. При наличии признаказапроса к внешнему устройству в кодемикрокоманды данные и адрес с регистров 17 и 20 заносятся соответственнов выходныерегистры 18 и 21 и выдаютсянавыходы 42 и 41.Затем блок 2 выдает сигналы"Запрос" и"Операция"на выходы 40.Высокий уровень на выходе триггера 45 является признаком записи, анизкий - признаком чтенияПри операции записи проверяемое.изделие, получив сигналы с выходов5542, 41 и 40 выдает сигнал "Ответ"на вход 39, после чего блок 2 снимаетсигнал "Запрос" с выхода триггера 49, 1247951тесты устройства, тест микрокоманд,цикл микрокоманды.Дпя запуска тестов устройства необходимо с помощью переключателейзанести список этих тестов в регистр27, затем подать сигналы "Сброс" и"Пуск" переключателем 34, после чегомикропрограмма анализирует состояниерегистра 27 и формирует адрес начальной микрокоманды тестов устройства. Таким образом начинают выполняться тесты устройства, в которыхмогут быть проверены любые его блоки,В конце тестов вырабатываетсямикрооперация Конец теста и вы 1 т 115полняется останов.Для запуска теста микрокоманд необходимо включить переключатели 34"Тест" и "Пуск", после чего мультиплексор 13 принимает адрес микрокоманды со счетчика 31, который выполняет перебор адресов микрокоманд,По каждому адресу накопитель 4 выдает код микрокоманды, который посту- д 5пает в регистр 23 и контролируетсяпо четности в блоке 32,Результат контроля выдается вблок 2, В случае ошибки выполняетсяостанов и на индикатор 37 выдаютсяадрес и код дефектной микрокомандыс регистров 22 и 23.Для запуска цикла микрокоманды необходимо включить переключатели 34"Цикл" и "Пуск", после чего счетчик3531 транслирует адрес микрокоманды спереключателей 33 через мультиплексор 3 в накопитель 4, Счетчик 31переводится в режим трансляции подачей.на управляющий вход сигнала переключателя "Цикл" (низкий уровень),Таким образомвыполняется многократное чтение одной микрокоманды поадресу, заданному с переключателей33, Регистры 22 и 23 обеспечивают соответственно прием адреса и кода микрокоманды и индикацию их на индикаторе 37. Режимы самоконтроля облегчают проверку и ремонт устройства.50Фо.рмула изобретения Устройство для контроля блоков памяти, содержащее блок управления, арифметический блок, первый и второй компараторы, регистры с первого по шестой, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены накопители с первого по третий, мультиплексоры с первого по седьмой, регистры сседьмого па четырнадцатый, счетчик,дешифратор, формирователь сигналов,блок контроля по четности, переключа"тели и индикаторы с первого по третий, причем, выходы седьмого регистрасоединены с первыми входами мультиплексоров, третьего индикатора, блока управления и формирователя сигналов, одними из входов первого накопителя, восьмого регистра, арифметического блока, входами блока контроляпо четности и дешифратора, вторымивходами первого мультиплексора, управляющие входы счетчика, девятогорегистра и регистра с первого поседьмой, дешифратора, первого накопителя, арифметического блока и вто"рые входы четвертого мультиплексораподключены к соответствующим выходамблока управления, выходы третьегорегистра соединены соответственно содними из входов второго компаратора, с вторыми входами второго, шестого и седьмого мультиплексоров,третьими входами первого и четвертого мультиплексоров и входами третьего накопителя, выход которого подключен к четвертому входу первогомультиплексора, выход которого соединен с третьим входом второго мультиплексора и другим входом первого накопителя, выход которого соединен свторым .входом формирователя сигналов, выход которого подключен к второму входу пятого мультиплексора,выходы первого переключателя соединены соответственно с первыми входамирегистров с десятого по четырнадцатый и счетчика, выход которого под"ключен к четвертому входу четвертогомультиплексора, выходы которого соединены с входами второго накопителя,и шестого регистра выходы которыхподключены соответственно к входамседьмого регистра и к второму входутретьего индикатора, третий вход которого и второй вход блока управления соединеныс выходом восьмого регистра, другие входы которого подключены к выходам дешифратора, выходывторого переключателя соединены свторыми входами счетчика, регистровс десятого по четырнадцатый и третьимвходом блока управления, четвертыйи пятый входы которого подключенысоответственно к выходу блока контроля по четности и к выходам первогокомпаратора, одни из входов которогосоединены соответственно с выходамидесятого регистра, с выходами второгорегистра и одним из входов второгоиндикатора, выходы девятого регистра соединены с вторыми входами третьего мультиплексора, пятый вход четвертого мультиплексора подключен квыходу седьмого мультиплексора, третий вход которого соединен с выходомвторого компаратора, другие входыкоторого подключены к выходам одиннадцатого регистра и третьему входутретьего мультиплексора, входы счетвертого по шестой которого соединенысоответственно с выходами регистровс двенадцатого по четырнадцатый, выходы второго и третьего мультиплексоров подключены к другим входам арифметического блока, выходы которогосоединены соответственно с четвертым входом седьмого мультиплексораи с входами тРетьего регистра итретьими входами пятого и шестогомультиплексоров, выходы которых подключены соответственно к входам первого и четвертого. регистров, выходыкоторых соединены соответственно свходами второго регистра, четвертыми пятым входами второго мультиплексора и входами пятого регистра, выходыкоторого подключены к входам первогоиндикатора, входы девятого регистра,другие входы первого компаратораи второго индикатора являются информационными входами устройства, информационными выходами которого являются выходы второго регистра, адресными выходами устройства являются выходы четвертого регистра,.а управголяющими входом и выходом. - четвертый вход и выход блока управления,124 /951 остявитель Т, Зайцеваехред О.Гортвай Корректор М. Демчик но БНИИПИ Государс по делам изоб113035, Москва,графическое предпринтиг, г. Ужгород, ул. Проектная, 4 оизводств и едактор М. Петро аказ 4132/53раж 543 Подпвенного комитета СССРетений и открытийЖ - 35, Раушскяя наб д.4