Устройство для вывода информации

(71) МосковскийКрасного Знаменкий институт(54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНфОРИАЦИИ(57) Изобретение относится к областивычислительной техники, Целью изобретения является повышение быстродействия за счет записи массива изображения в блок памяти путем одновременной записи нескольких точек изображения, расположенных по разным адресам.Цель достигается введением в устройство группы блоков памяти и коммутаторов. 3 ил.51 О5 20 25 30 35 40 45 50 55 Изобретение относится квычислительной технике, предназначено длявывода информации из ЭВИ и может использоваться в системах автоматизациипроектирования и конструирования,при автоматизированной обработке данных, в диалоговых системах,Цель изобретения - повышение быстродействия устройства,На фиг. 1 представлена схема предлагаемого устройства 1 на фиг, 2схема блока управления, на фиг. 3 -временная диаграмма,На фигурах приняты следующие обозначенияф блок 1 памятия телевизионный индикатор 2; преобразователь 3кода, блок 4 управления; блок 5 синхронизации, коммутатор 6 первая группа элементов И 7; первый регистр 8;второй регистр 9; дешифратор 10;первый триггер 11, первый и второй элементы И 12 и 13, вторая и третья группы элементов И 14 и 15, второй и третий триггеры 16 и 17, четвертая группа элементов И 18; третий элементИ 19; группа блоков 20 памяти, группа коммутаторов 21,Устройство работает следующим образом.Блок 5 синхронизации вырабатываетимпульсы, соответствующие требуемойдискретизации растра экрана телевизионного индикатора 2, и управляетразверткой последнего. Импульсы поступают на блок 4 управления, осуществляя его временную привязку к телевизионному синхросигналу. Блок 1 памяти и группа блоков 20 памяти образуют И одноразрядных линеек. Коммутатор 6 и группа коммутаторов 21 состоят из й коммутаторов и обеспечивают подключение своего независимого адреса А 1, с входов устройства к соответствующему блоку памяти. Блок 4 управления под действием информационных сигналов 0;, поступающи с входов устройства, и управляющих сигналов с входов устройства формирует необходимую последовательность импульсов для работы блоков 1 и 20 памяти, коммутаторов 6 и 21 и преобразователя 3 кодов, В режиме считывания информации сигналы с выходов блока 5 синхронизации через коммутатор 6 и группу коммутаторов 21 подключаются к блоку 1 памяти и группе блоков 20 памяти, причем считывание бит из них производится одновременно из каждого блока по одному адресу АСчитанное из блоков памяти 11-разрядное слово поступает в преобразователь 3, где преобразуется в телевизионный видеосигнал, который совместно с синхроимпульсами из блока 5 синхронизации поступает на телевизионный индикатор 2.При записи информации на входы устройства подаются соответственно п адресов А и разрядов информационных признаков и управляющие сигналы, под воздействием которых блок 4 управления переключает коммутаторы таким образом, что на входы соответствующих блоков 1 и 20 памяти поступают соответствующие адреса А , а на информационные входы - соответствующие информационные признаки В;. Одновременно формируется временная диаграмма цикла записи, по которой осуществляется запись информационныхпризнаков П (О или 1) в соответствующие 1-е блоки памяти по адресам А( 1 = 1,0). Выбор линеек блоков памяти, в которые необходимо произвестизапись, осуществляется по П -разрядному коду, записанному из ЭВМ в регистр 8 по входным шинам первого регистра 8. Для выделения разрешенныхлинеек служит группа 7 элементов И,на первые входы которых поступаютсигналы с выходов. регистра 8, а навторые входы, объединенные междусобой, - сигнал записи из блока 4управления,Распределитель импульсов 4 работает следующим образом, В режиме считывания информации из блоков памяти он формирует временную диаграмму цикла считывания и управляет работой преобразователя 3Сигналы временной диа-. граммы цикла считывания формируются на выходах разрядов второго регистра 9 который в течение цикла считывания выцвигает поразрядную логическую " 1", а в конце цикла сбрасывается в нулевое состояние сигналов с выхода дешифратора 10, который вырабатывает временную последовательность импульсов на протяжении цикла считывания. Этим же сигналом окончания цикла перебрасывается первый триггер 11, который определяет на какой регистр и мультиплексор преобразователя 3 поступают сигналы записи с выходов первого 12 и второго 13 элементов И и сигналы управления мульти091 3 1238плексорами с выходов второй 14 и третьей 15 групп элементов И.Временная диаграмма режима записиинформации приведена на фиг. 3. Посигналу требования записи (диагр.2)второй триггер 16 устанавливается всостояние логической " 1" (диагр,4),Третий триггер 17 под управлениемсигнала с дешифратора 10 (диагр,3)выделяет ближайший цикл обращения к 1 Ггруппе блоков 1 памяти (диагр,5) исбрасывает второй триггер 16. Сигналвыделения цикла разрешает прохождение информации (диагр.6)через четвертую группу элементов И 18 на информа. - 15ционные входы группы блоков 1 памяти(диагр.7) и прохождение строба записи (диагр,8) через третий элемент И 19на входы группы элементов И 7(диагр,9), осуществляя цикл записи . 20информации в блоки памяти,Таким образом; использование изобретения позволяет повысить быстродействие устройства путем независимойзаписи информации по каждой точке 25растрового массива. Формула изобретения Устройство для вывода информации, содержащее блок памяти, коммутатор, блок синхронизации, преобразователь кода, телевизионный индикатор, первый выход блока синхронизации соединен с синхровходом телевизионного индикатора, выход блока памяти под 35 ключен к одному входу преобразователя кода, выход которого соединен с информационным входом телевизионного индикатора, второй и третий выходы40 блока синхронизации подключены к управляющим входам коммутатора, информационные входы которого являютСя адресными входами устройства, а выход соединен с адресным входом блока па 45 мяти, о т л и ч а ю щ.е е с я тем, что, с целью увеличения быстродействия устройства, в него введены группа коммутаторов, группа блоков памяти, первый регистр, первая группа50 элементов И и блок управления, содержащий второй регистр, дешифратор, с первого по третий триггеры, с первого . по третий элементы И, со второй по четвертую группы элементов И, четвер 55 тый выход блока синхронизации соединен с синхровходом второго регистра и с первым входом деппфратора, пятый выход - с вторым входом дешифратора, с первыми входами элементов И второй и третьей групп, вторые входы которых подключены к выходам первого триггера, которые. соединены с первыми входами первого и второго элементов И, вторые входы которых подключены к первому выходу дешифратора, второй выход которого соединен с входом первого триггера и с входом сброса второго регистра, вход данных которого является шиной логической единицы устройства, третий выход дешифратора подключен к одному установочному входу третьего триггера, другой установочный вход которого соединен с выходом второготриггера, один вход установки которого подключен к инвертирующему выходу третьего триггера, неинвертирующий выход которого подключен к первым входам третьего элемента И, элементов И третьей группы и к стробирующим входам коммутатора и коммутаторов группы, другой вход установки второго триггера является управляющим входом устройства, вторые входы элементов И четвертой группы являются информационными входами устройства, а выходы подключены к информационным входам блока памяти и блоков памяти группы входы "Чтение-запись" которых подключены к первому выходу второго регистра, второй выход которого соединен с вторым входом третьего элемента И, выход которого подключен к первым входам элементов И первой группы, вторые входы которых соединены с выходами первого регистра, входы которого являются кодовыми входами устройства, а выходы подключены к:стробирующим входам блока памяти и блоков памяти группы соответственно, выходы первого и второго элементов И и выходы элементов И второй и третьей групп, подсоединены к управляющим входам преобразователя кода, информационные входы коммутаторов группы являются соответствующими адресными входами устройства, управляющие входы соединены с вторыми и третьим выходами блока синхронизации, а выходы подключены к адресным входам блоков памяти группы, выходы которых подключены к соответствующим входам преобразователя кодов., Ьир Л Хл.1 инФ ЯЕык рг М%ВНИИПИ Госуда по делам из 113035, Москв оставитель И.Алексеевехред Л,Сердюкова Корректор Л.Пилип Тираж 671венного комитета етений и открытийЖ, Раушская на