Устройство для индикации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик нн 955191(22) Заявлено 270880 (2 ) 2976987/18-24 РМ Кп з 6 09 0 3/04 с присоединением заявки М 2994409/18-24 Государственный комитет СССР но делам изобретений и открытий(72) Авторы изобретения Б.В, Васютин, А.В. Писарский, С.Б. Тимоф еви А.А. УваровСпециальное конструкторское бюро ордена Ленина физикотехнического института им, А.ф, Иоффе(54) УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ 1Изобретение относится к вычислитерьной технике, а именно к устройствам вывода цифровой инФормации для визуального считывания. Известен счетчик импульсов/с бло" кировкой индикации незначащих стар" ших разрядов, состоящий из гаэоразрядных индикаторных ламп, Н блоков передачи информации, дешифратора двоично-десятичного кода в десятичный, генератора цифр и переключателя положения зад 1).Недостатком этого устройства является ограниченная область применения, обусловленная использованием в Схеме блокировки цепей переноса нееверсивного десятичного счетчика.Известно также устройство гашения незначащих разрядов для динамической индикации, состоящее иэ переключателя положения запятой, блоков передачи информации, Н газоразрядных индикаторных ламп, генераторов цифр, генератора нуля, дешифратора, распределителя импульсов на И+1 выход, элемента объединения на Ж выходов, элемента запрета, В элементов совпадения и Нтригге" ров (2),Недостатками данного устройстваявляются ограниченные функциональные воэможности, определяемые условием гашения незначащих нулей только старших разрядов и сложностьюустройства.Цель изобретения - упрощение устройства.Поставленная цель достигаетсятем, что устройство для индикации,содержащее распределитель импульсов,соединенный с первыми входами бло"ков памяти, с управляющими электродами индикаторов, входами блока управления, первый элемент ИЛИ, входыкоторого соединены с выходами блоков памяти, а выходы - с входами дешифраторов, выходы первого дешнфра тора соединены с информационнь иэлектродами индикаторов, содержитдва элемента И, второй третий н четвертый элементы ИЛИ и два триггера,причем выход второго дешифраторасоединен с вторыми входами элемен тов И и второго и третьего элементов ИЛИ, первые входы элементов Исоединены с соответствующими выходами распределителя импульсов, первые входы второго и третьего эле- ЗО ментов ИЛИ соединены с выходами51015 20 блока управления, выходы первого элемента И и второго элемента ИЛИ соединены с входами первого триггера, а выходы второго элемента И и третьего элемента ИЛИ соединены . с входами второго триггера, выходы триггеров соединены с входами четвертого элемента ИЛИ, выход которого соединен с стробирующим входом второго дешифратора.А также тем, что в устройство для индикации, содержащее распределитель импульсов, соединенный с первыми входами блоков памяти, с управляющими электродами индикаторов, первый элемент ИЛИ, входы которого соединены с выходами блоков памяти, а выходы - с входами дешифраторсв, выходы первого дешифратора соедине- ны с информационными электродами индикаторов, введены элемент И, вто" рой элемент ИЛИ и триггер, выходвторого дешифратора соединен с первыми входами элемента И и второгоэлемента ИЛИ, выходы которых соеди" иены с входами триггера, выход которого соединен с стробирующим входомпервого дешифратора, причем вторыевходы элемента И и второго элемента ИЛИ соединены с соответствующимивыходами распределителя импульсов. На фиг. 1 и 2 представлены функциональные схемы устройства для перного и второго вариантов; на Фиг,3 и 4 - импульсы опроса, вырабаты,ваемые управляемым распределителем импульсов для первого и второго вариантон устройства соответственно.Устройство содержит индикаторы 1, одноименные информационные электроды которых объединены, первый дешифратор 2, первый элемент ИЛИ 3, второй дешифратор 4, блоки 5 памяти, распределитель б импульсов, элементы И 7 и 8, элементы ИЛИ 9-11,триггеры 12 и 13, блок 14 управления,Устройство по первому вариантуработает следующим образом.Переключатель блока 14 управления устанавливается в соответствиис выбранным пределом измерений.Распределитель б импульсов вырабатывает последовательность импульсов опроса в соответствии с установленным положением переключателяблока управления. Так, при установке переключателя после 1-го разряда,где 1 - номер разряда, ограничивающего целую часть, управляемый распределитель б импульсов вырабатывает последовательность импульсов опрОса от старшего разряда до -того, после чего вырабатывает последовательность импульсов опроса от младшего до 1+1 разряда, как это показано на Фиг,2. 25 30 35 40 45 50 55 б 0 65 Каждый импульс опроса по своей шине поступает на соответствующие блоки 5 памяти, управляющие электро.ды индикаторов 1 и на входы блока 14 управления.В зависимости от положения переключателя 1-тый импульс опроса в блоке 14 управления коммутируется и поступает на вход второго элемента ИЛИ 9, а импульс опроса 1+1 поступает на вход третьего элемента ИЛИ 10,ИнФормация, предназначенная для индикации, в виде двоично-десятичного кода поступает на входы блоков 5 памяти. Первый элемент ИЛИ 3 передает информацию от одного из блоков 5 памяти на первый дешифратор 2 и второй дешифратор 4 нуля н соответствии с импульсами опроса, ныработанными управляемым распределителем б импульсов,С второго дешифратора 4 поступившая информация передается на вторые входы элементов И 7 и 8 и на вторые инверсные входы элементов ИЛИ 9 и 10.Первый импульс опроса, соответстнующий старшему разряду, с распределителя б импульсон поступает на управляющий электрод индикатора 1 старшего разряда, на вход, элемента И 7 и управляющий вход блока 5 памяти старшего разряда, При наличии на информационном входе этого блока нулевой информации, на выходе второго дешифратора 4 появляется активный сигнал, который поступая на вход элемента И 7, вызывает срабатывание первого триггера 12. Сигнал с выхода триггера 12, пройдя элемент ИЛИ 11, вызывает сигнал снятия стробирующего сигнала с перного дешифратора 2 и гашение индикатора 1 старшего разряда.При наличии нулевой информации на информационных входах следующих блоков 5 памяти до 1-того разряда . триггер 12 будет сохранять свое состояние и соотнетстнующие им индикаторы 1 будут погашены, за исключением индикатора 1 1-того разряда.Импульс опроса 1-го разряда, поступивший через блок 14 управления на вход элемента ИЛИ 9, вызывает срабатывание триггера 12. Сигнал с выхода триггера 12, пройдя элемент ИЛИ 11, дает разрешающий сигнал на строб-входе первого дешифратора 2 независимо от сигнала с второго дешифратора 4, Индикатор 1-го разрядавысветит цифру О.ИнДикаторы 1 от старшего разряда до 1-1 будут погашены, а индикатор 1 .-го разряда будет высвечивать О до появления первой значащей цифры на входах блоков 5 памяти от старшего до 1-того разрядов, Появление первой значащей цифры на входах этих" элемента И 7 и на инверсный входэлемента ИЛИ 9.Первый импульс опроса, соответствующий старшему разряду, с распрЕдлителя б импульсов поступает на уа"равляющий электрод индикатора 1старшего разряда на вход элемента 40 И 7 и управляющий вход блока 5 памяти старшего разряда. При наличии наинформационном входеэтого блоканулевой информации, на выходе дешифратора 4 появляется активный сигнал, 45 который поступая на вход элементаИ 7, вызывает срабатывание кБ-триггера 12 .по В-входу. Сигнал с выходаВБ-триггера 12 вызывает снятие стробирующего сигнала с дешифратора 2 и 50 погашение индикатора 1.старшего разряда.При наличии. нулевой информации наинформационных входах следующих блоков. 5 памяти информации до и-го раз"ряда ВБ-триггер 12 будет сохранять. свое состояние и соответствующие ин- дикаторы 1 будут цогашены за исключением индикатора 1 и"го разряда.Импульс опроса и-го разряда, поступивший на вход элемента ИЛИ 9, вы 60 фзывает срабатывание ИЯ-триггера 12по Б-входу, Сигнал с выхода ВБ-триггера 12 дает разрешающий сигнал настроб-входе дешифратора 2 независимо от сигнала с дешифратора 4. Инди" 65 катор и-го разряда высветит циФру О,блоков 5 памяти вызывает образование на выходе второго дешифратора 4 пассивного сигнала, который пройдя через элемент ИЛИ 9, вызывает срабатывание триггера 12.Сигнал триггера, пройдя элемент ИЛИ 11, вызывает появление разрешающего сигнала на строб-входе первого дешифратора 2 и высвечивание значащей цифры на соответствующем индикаторе 1 и цифру О на следующих индикаторах 1 до 1-го разряда.Импульс опроса, соответствующий младшему и-разряду, где и - общее количество разрядов, .с распределите 5 О 15 20 25 30 ля б импульсов поступает на управляющий электрод индикатора 1 и-го раз-.ряда, управляющий вход блока 5 памяти и-го разряда и вход .элемента И. 8.При наличии нулевой информации на входе и-го блока 5 памяти,на выходе второго дешифратора 4 вырабатывается активный сигнал, который поступает на вход элемента И 8. Сигнал с выхода элемента И 8 вызывает сраба.тывание второго триггера 13. Сигнал с выхода триггера 13, пройдя элемент ИЛИ 11, вызывает снятие стробирующего сигнала с первого дешифратора 2. Индикатор и-разряда гас" ) нет. При наличии нулевой информации на входах блоков 5 памяти от идо .,1+1 разрядов триггер 13 сохраняет свое состояние, вследствие чего первый дешифратор 2 остается закрытым и соответствующие индикаторы 1, кроме 1+1 разряда, будут погашены.Импульс опроса 1+1 разряда, поступивший через блок управления 14 на вход элемента ИЛИ 10, вызывает срабатывание триггера 13 по Б-входу. Сигнал с триггера 13, пройдя элемент ИЛИ 11, вызывает появление разрешающего сигнала на строб-входе первого дешифратора 2. Индикатор 1 1+1 разряда .высветит цифру О.Индикаторы 1 от младшего разряда до 1+2 будут погашены, а индикатор 1+1 будет высвечивать 0 до появления первой значащей цифры на входах блоков 5 памяти от младшего разряда до 1+1. Появление первой значащей циФры на входах блоков 5 памяти от младшего до 1+1 разрядов вызывает появление на выходе второго,дешиф-. ратора 4 пассивного сигнала, который пройдя через элемент ИЛИ 10, вызывает срабатывание триггера 13. Сигнал с триггера 13, пройдя элемент ИЛИ 11, вызывает появление разрешающего сигнала на строб-входе первого дешифратора 2 и высвечивание значащей цифры на соответствующем индикаторе 1 и цифры 0 на следующих индикаторах 1 до 1+1 разряда.При установке переключателя бло- ка управления после и-го разряда.и нулевой информации на входах блоков 5 памяти, на индикаторах 1 будет высвечиваться только цифра Ои-разряда. Второй вариант устройства позволяет осуществлять гашениенезначащих нулей при отображениитолько целого числа и.работает следующим образом,Распределитель .импульсов б вырабатывает последовательность импульсов опроса от старшего до и-го разряда (фиг.4).Каждый импульс опроса по своейшине поступает на соответствующиеблоки 5 памяти и управляющие электро"ды индикаторов 1. Импульс опросастаршего разряда поступает такжена один из входов элемента И 7, аимпульс опроса и-го разряда поступает на один иэ входов элементаИЛИ 9.Информация, предназначеннаядля индикации, в виде двоично-десятичного кода поступает на входыблоков 5 памяти,Элемент ИЛИ 3 передает информацийкеот одного из блоков 5 памяти на пер;вый дешифратор 2 и второй дешифратор 4 нуля в соответствии с импульсами опроса, вырабатываемыми распределителем б импульсов,955191 О 15 20 25 30 35 40 Формула изобретения Индикаторы 1 от старшего разряда до и-го будут погашены, а индикатор 1 и-го разряда будет высвечивать цифру 0 до появления первой значащей цифры на. входах блоков 5 памяти от старшего до и-го разряда. Появление первой значащей цифры на входах этих блоков 5 памяти вызывает образование на выходе дешифратора 4 пассивного сигнала, который пройдя элемент ИЛИ 8, вызывает срабатывание ВВ-триггера 12 по Я-входу, Сигнал с кБ-триггера 12 дает разрешающий сигнал на строб-входе дешифратора 2. Значащая цифра высветится на соответствующем индикаторе 1, а на последующих индикаторах высветятся О или значащие цифры.Предлагаемое устройство позволяет уменьшить утомляемость операторов при контроле технологических процессов, когда допущенные. оператором ошибки могут привести к значительньм последствиям.Гашение незначащих нулей старших 1 и младших разрядов, кроме тех, которые входят в состав отображаемого числа, снижает утомляемость зрения оператора, а высвечивание нулей слева и справа от установленной запя,той придает уверенность оператору, что прибор включен и установка Функ ционирует.В предлагаемом техническом решении сокращено оборудование устройства, что значительно упростило его изготовление.По сравнению с прототипом в устройстве сокращено количество триггеров, исключены логические элемен.ты на четыре входа, исключены генераторы цифр, что значительно упростило схемное решение. 1. Устройство для индикации, содержащее распределитель импульсов, соединенный с первыми входами блоков памяти, с управляющими электродами индикаторов, входами блока управления, первый элемент ИЛИ, входы которого соединены с выходами блоков памяти, а выходы - с входами дешифраторов, выходы первого дешифратора соединены с информационньаки электродами индикаторов, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит 5 два элемента И, второй, третий и четвертый элементы ИЛИ и два триг; гера, причем выход второго дешифратора соединен с вторыми входами элементов И и второго и третьего элементов ИЛИ, первые входы элементов И соединены с соответствующими выходами распределителя импульсов,первые входы второго и третьего элементов ИЛИ соединены с выходамиблока управления, выходы первогоэлемента И и второго элемента ИЛИсоединены с входами первого триггера, а выходы второго элемента И итретьего элемента ИЛИ соединены свходами второго триггера, выходытриггеров соединены с входами четвертого элемента ИЛИ, выход которого соединен со стробирующим входом второго дешифратора. 2. Устройство для индикации,содержащее распределитель импульсов,соединенный с первыми входами блоковпамяти, с управляющими электродамииндикаторов, первый элемент ИЛИ,входы которого соединены с выходамиблоков памяти, а выходы - с входамидешифраторов, выходы первого дешифратора соединены с информационными электродами индикаторов, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит элемент И, второй элемент ИЛИ и триггер, выход второго дешифратора соединен с первыми входами элемента И и второго элемента ИЛИ, выходЫ которых соединены с входами триггера, выход которого, соединен со стробирующим входом первого дешифратора,причем вторые входы элемента И и второго элемента ИЛИ соединены с соответствующими выходами распределителя импульсов.Источники информации,принятые во внимание при экспертизе1. Патент США Р 3632998,кл. 238-920, опублик. 1971,Авторское свидетельство СССРР 571803, кл. О 06 Р 3/04, 1977