Устройство для функционального контроля логических элементов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 1327108 19) д)С 06 ПИСАНИЕ ИЗОБРЕТЕНИЯ НАЛ ОВк вычислиачено дляля логичес- интегральГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСНОМУ СВИДЕТЕЛЬСТВУ(71) Всесоюзный научно-исследователь ский, проектно-конструкторский и технологический институт релестроения(56) Авторское свидетельство СССР В 656064, кл, С 06 Р 11/00, 1977,Авторское свидетельство СССР 9 553618, кл. С 06 Р 1/26, 1975.Авторское свидетельство СССР У 566248, кл. С 06 Р 11/26, 1975,Авторское свидетельство СССР Яф 830391, кл, С 06 Р 11/26, 1979.(54) УСТРОЙСТВО ДЛЯ ФУНКЦИ КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕ (57) Изобретение относитс тельной технике и преднаэ автоматизированного контр ких элементов, в том числ ных микросхем и печатных плат с логическими элементами. Цель изобретения -упрощение устройства путем устране"ния необходимости в коммутаторах"преобразователях за счет замены иходним управляемым электронным формирователем входного вектора тестирующих воздействия. Устройство дляфункционального контроля логическихэлементов содержит взаимосвязанныегенератор тактовых импульсов, первый счетчик, первый дешифратор, второй счетчик, первый мультиплексор исигнатурный анализатор, а также регистр кода контролируемого логического элемента, постоянное запоминающееустройство, второй дешифратор, тре"тий счетчик, второй мультиплексор,два управляющих Р-триггера, перваягруппа из 1-2 1)-триггеров, втораягруппа из и-М Р-триггеров, ( -К)разрядный регистр, и-М повторителейс открытым коллектором, элемент начального сброса. 1 ил.Изобретение относится к вычисли-,тельной технике и может быть использовано для автоматизированного контроля логических элементов, в томчисле интегральных микросхем и печат"ных плат с логическими элементами.Целью изобретения является упрощение устройства за счет замены сменных коммутаторов-преобразователейуправляемым электронным формирователем входного вектора тестирующихвоздействий.На чертеже представлена структурная схема устройства для Функционального контроля логических элементов,Устройство для Функциональногоконтроля логических элементов содержит генератор 1 тактовых импульсов,первый счетчик 2, первый дешифратор 203, второй, счетчик 4, первый мультиплексор 5, сигнатурный анализатор 6,контролируемый логический элемент 7,регистр 8 кода контролируемого логического элемента 7, постоянное запоминающее устройство (ПЗУ) 9, второйдешифратор 10, третий счетчик 11,второй мультиплексор 2, первый ивторой управляющие Р-триггеры 13,1и 13.2, первая группа из к.-2 Р-триг- ЗОгерон 3.3 - 3,1, ворая группа из(и)-разрядный регистр 14, повторители 15.1-15.п, элемент 16 начального сброса,35Генератор 1 тактовых импульсовпредназначен для формирования стабильной во времени последовательностисинхрониэирующих импульсов и можетбыть выполнен в виде типового однонибратора на интегральных микросхемах,Третий счетчик предназначен дляФормирования на первом информационном входе второго мультиплексора 12последовательности кодов, обеспечивающих перебор входных тестовых последовательностей, и может быть выполнен, например, на интегральных микросхемах, 50Второй дешифратор 10 служит дляформирования тестовых сигналов, подаваемых на несовместные входы контролируемого логического элемента 7 свыхода второго мультиплексора 12,Первый мультиплексор 5 обеспечивает последовательное подключение выводов контролируемого логическогоэлемента 7 к информационному входу сигнатурного анализатора 6 в соответствии с кодами, поступающими с выхода второго счетчика 4 на адресныевходы.Сигнатурный анализатор 6 служитдля регистрации информации, поступающей с выводов контролируемого логического элемента 7 через мультиплексор 5, с последующей индикацией.Регистр 8 кода контролируемогоэлемента 7 предназначен для приема,хранения и выдачи на первую группуадресных входов ПЗУ кода контролируемого логического элемента 7 и можетбыть выполнен в виде триг;,ерногоили тумблерного регистра,ПЗУ 9 предназначено: для храненияи выдачи в соответствии с адреснойинформацией, поступающей по первомуи второму адресным входам, последовательности кодон адресов, управляющихвторым мультиплексором 12.Первый счетчик 2 предназначен дляпреобразования последовательностиимпульсон, поступающих с выхода генератора 1 тактовых импульсов, впараллельный код, поступающий навходы первого дешифратора 3 и вторыеадресные входы ПЗУ 9, Сигнал с выхода переноса первого счетчика 2 обеспечивает синхронизацию третьего счетчика 1, регистра 14 и сигнатурногоанализатора 6,Второй мультиплексор 12 осуществляет формирование последонательности стимулирующих воздействий (тестового нектора) путем последовательной поразрядной коммутации кодов,формируемых третьим счетчиком 11 ивторым дешифратором О н соответствии с кодами, поступающими с выходаПЗУ 9,Первый управляющий Р-триггер 13.1служит дпя приема через второй мультиплексор 12 соответствующих разрядов третьего счетчика 11, храненияи выдачи на управляющий вход сигнатурного анализатора 6 сигнала "Стартстоп", обеспечивающего запуск и останов счетчика сигнатурного анализатора б,Второй управляющий Р-триггер 13,2 служит для приема через второй мультиплексор 12 соответствующих разря;.; дов третьего счетчика 11 и последовательной выдачи во второй счетчик 4 для формирования кодов адресов, 1327 08поступающих на адресный вход первого мультиплексора 5.Первая группа 0-триггеров 13,3- 13,Е служит для приема и хранения информации, используемой для формирования тестового вектора с учетом функционального назначения выводов контролируемого логического элемента 7, и выдачи на вход второго дешифратора 10 в соответствии с управляющими сигналами, последовательно поступающими с выхода первого дешифратора 3.Вторая группа 0-триггеров 13,1+1 - 13.п предназначена для преобразования последовательности стимулирующих воздействий, поступающих с выхода второго мультиплексора 12 в соответствии с управляющими сигналами с выхода первого дешифратора 3, в параллельный код (тестовый вектор),Первый дешифратор 3 обеспечивает управление записью в тот или иной 0-триггер 13.1-13,п данных, поступающих с выхода второго мультиплексора 12, в соответствии с состоянием первого счетчика 2Регистр 14 предназначен для приема информации с выходов второй груп.пы 0-триггеров 13.1+1-13.п, хранения ее и выдачи в виде параллельного кода (тестового вектора) на входы повторителей 15,1-15.п-Е с открытым коллектором по сигналу, поступающему с выхода переноса первого счетчика 2. Повторители 15,1-15,пс открытым коллектором обеспечивают инициирование сигналов на тех выводах контролируемого логического элемента 7,которые являются входами этого элемента, и передачу сигналов с тех еговыводов, которые являются выходамиэтого элемента, на информационныевходы первого мультиплексора 5, длячего в соответствующие этим выводамразряды регистра 14 записываются "1",Злемент 16 начального сброса предназначен для установки третьегосчетчика 11, первого счетчика 2, 0-триггеров 13,1 -13,п, второго счетчика4, регистра 14 в нулевое состояниеи может быть выполнен в виде кнопкиили переключателя, обеспечивающегоподачу напряжения на входы сброса,Устройство работает следующим образом, ствии с кодами, поступающими на его1адресный вход, осуществляет поразрядную последовательную коммутациюсигналов (тестового вектора), сфор 40 мированного третьим счетчиком 1 ивторым дешифратором 10 и выдачу сигналов тестового вектора на информационные входы 0-триггеров 13.1-13,п.Входы уцравления записью 0-триггеров45 13,1-13;п соединены с соответствующими выходами первого дешифратора 3,который управляет записью информациипоследовательно в 0-триггеры 13.в13.п в соответствии с состояниямипервого счетчика 2,Так как выходы второго дешифратора 1 О участвуют в формировании входного вектора стимулирующих воздействий, то в 0-триггеры 13.3-13,1 запись осуществляется в первую очередь.Это достигается тем, что 0-триггеры13.3-13.1 подсоединены к выходамдешифратора 3 с младшими адресами,Запись информации в них происходит 5 10 15 20 25 30 В статическом состоянии контролируемый логический элемент 7 установлен в разъем, на все элементы устройства подается питающее напряжение,В регистр 8 кода контролируемого логического элемента 7 записываетсякод типа элемента, С помощью элемента 16 начального сброса устанавливаются в исходное нулевое состояниесчетчики 2, 4, 11, 0-триггеры 13.1 -13,п и регистр 14, Функционированиеустройства начинается после включения генератора 1 тактовых импульсов.Тактовые импульсы с выхода генератора 1 поступают на счетный вход первого счетчика 2, обеспечивая последовательный перебор всех его состоянийи формирование в соответствии с тактовой частотой генератора 1 последовательности кодов, поступающих напервые адресные входы ПЗУ 9 и первого дешифратора 3. В соответствии скодом контролируемого логическогоэлемента, поступающим с выхода регистра 8, на адресных входах ПЗУ 9формируется код адреса ячейки, изкоторой считывается параллельныйкод, поступающий на адресный входвторого мультиплексора 12.Пример записываемой в ПЗУ 9 конкретной программы для проверки с помощью данного устройства микросхемыК 155 ЛА 2 приведен в таблице,Второй мультиплексор 12 в соответ 32708в начале цикла перекомпановки каждого вектора.После того, как в Б-триггеры 13,1 -13.п будет записана информация, соответствующая контролируемому логическому элементу (сформирован нектар стимулирующих воздействий), с выхода переноса первого счетчика 2 на третий счетчик 11 и регистр 14 поступает синх-. роимпульс, По этому синхроимпульсу осу- О ществляется перепись информации из иО-триггерав 13.Е+1-13.п в (и)- разрядный регистр 14 с последующей передачей данных через повторители 15,1-15.п-Е с открытым коллектором 5 на соответствующие выводы контролируемого логического элемента.Одновременно па этому же сннхроимпульсу изменяет свое состояние третий счетчик 11, обеспечвиая тем самым подготовку к перекомпановке входного вектора стимулирующих воздействий в следующем цикле работы устройства.Так как тактаные импульсы с выхо да генератора 1 поступают на вход первого счетчика 2 непрерывно, то циклы перекомпановки входных векто Ров стимулирующих воздействий следуют один за другим,обеспечивая пронер-ЗО ку контролируемого логического элемента 7 для всех комбинаций входных сигналов,С выхода контролируемого логического элемента выходной вектор, образованный последовательным совмещением во времени выходных сигналов с каждого вывода элемента 7, поступает последовательно через первый мульти- плексор 5 на информационный вход сиг- О натурного анализатора 6 Сигнатурныйанализатор 6 по синхроимпульсу с выхода переноса первого счетчика 2 регистрирует поступающую информацию (т,е, на каждом тестовом векторе). 45После формирования всех возможных комбинаций входных векторов стимулирующих воздействий с выхода второго мультиплексора 12 на вход управляющего 0-триггера 13,1 поступает сигнал, обеспечивающий ега перевод в единичное состояние и формирование на единичном выходе сигнала "Старт-стоп", Сигнал "Старт-стоп" поступает на вход сигнатурного анализатора 6 и обеспечивает фиксацию сформированной сигнатуры, Путем сравнения полученной сигнатуры для контролируемога логическога элемента 7 с эталонной устанавливается факт испраннасти (неисправности) логического элемента Формула изобретенияУстройства для Функционального контроля логических элементов, содержащее генератор тактовых импульсов, первый счетчик, первый дешифратор, второй счетчик, первый мультиплексор и сигнатурный анализатор, причем выход генератора тактовых импульсов соединен с входом первого счетчика, информационные выходы которого подключены к входам первого дешифратора, выходы второго счетчика соединены с адресными входами первого мультиплексора, инФормационные входы которого соединены с выходами контролируемого.логическага элемента, выход первого мультиплексора соединен с информационным входом сигнатурного анализатора, а т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены регистр кода контролируемого лагическага элемента, постоянное запоминающее устройство, второй дешифратор ., третий счетчик, второй мультиплексор, два управляющих В-триггера, первая группа из 1-2 О-триггеров, вторая группа из ис П-триггеров, и-разрядный регистр, и-,1 повторителей с открытым коллектором, элемент начального сброса, выходы регистра кода контролируемого логическага элемента соединены с первой группой адресных входов постоянного запоминающего устройства, вторая группа адресных входов которого подключена к выходам первого счетчика, вьгходы постоянного запоминающего устройства соединены с адресными входами второго мультиплексора, первая группа информационных нходон которого соединена с вьгхадами третьего счетчика, а вторая группа информационных входов - с выходами нтарога дешифратора, выход второго мультиплексора соединен с Э-входами всех 0-триггеров, синхраннзирующие входы Э-триггеров соединены с соответствующими выходами пернага дешифратара, входы сброса Р-триггеров подключены к выходу элемента начальнога сброса, единичные выходь 1 первой группы В-триггеров подключены к входам второго денифратара, единичный выход327108 первого управляющего 0-триггера соединен с управляющим входом сигнатур- ного анализатора, единичный выход второго управляющего Э-триггера сое 5 динен с информационным входом второго счетчика, вход сброса которого подключен к выходу элемента начального сброса, выходы второй группы П-триггеров соединены с соответствую О щими входами (и-Е)-разрядного регистра, вход сброса которого соединен с выходом элемента начального сброса,Выходные сигналы ПЗУ 9,поступающие на входы+ Выбранныйвход мультиплексора 12 фф функциональное назнаПодключаемый разряд счетчика 11 или сиг.нал чение А 1 А 2 АО АЗ ВК Управлениедещифратором1 О О 0 0 00 0 0 О 1 ОО Х 01 Х 02 0 0 0 старт-стоп Д 12 8 р 0 0 0 003 Х Ор 0 0 0 04 О 1 Д 4 Вх,Вх,2 .Вх.3 1 р 2 р 0 1 0 1 0 01 0 0 05 Д 5 Дб 06 Вх.4 Эр О0 Д 7 07 Вх.5 Д 8 0 О 0 0 1 0 1 0 1 0 10 Вх,б 5 р Д 9 сопвй 1 Конт,8 сопвй 1 Конт,9 сопвй 1 Конт,10 0 0 0 0 1 12 13 Х 0 0 0 0 1Х Вх.7 бр Д 10 15 Вх,8 Д 11 16 сопвй 1 Конт,13 7+ АО, А 1, А 2, АЗ - адресные входы мультиплексора 12;ВК - вход выбора кристалла мультиплексора 12;Х - константное состояние выхода мультиплексора 12(адресныевходы элементаПЗУ 9) 0 0 0 0 1 1 О0 0 1 01 0 0 0 . 0 0выходы (и-Е)-разрядного регистра че-,рез повторители с открытым коллектором подключены к выводам контролируемого логического элемента, выход пе,реноса первого счетчика соединенсоответственно со счетным входомтретьего счетчика, синхровходом(и)"разрядного регистра и синхровходом сигнатурного анализатора,входы сброса первого и третьего счетчиков соединены с выходом элементаначального сброса.11327108 Составитель В,СавичевТемред И,Попович КорректорА,Тяско Редактор Л,ВеселовскаяЗаказ 3391/4 б Тираж 672 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб, д, 4/5 ще теае ете мФа ЮПроизводственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4