Устройство для коррекции ошибок синхронизации в телевизионных сигналах

ОПИСАНИЕИЗОБРЕТЕНИЯК ПАТЕНТУ Свез Советски з Социалистических Республик(33) Япония2506,8Бюллетень % 23 дарственнцй комитеСССРделам изобретенийн откр ыти й Гос.(Япония) Иностранная фирмаСони Корпорейшн(54) УСТРОЙСТВ КОРРЕКЦИИ ОШИБОК СИНХРОНИЗАВ ТЕЛЕВИЗИОННЫХ СИГНАЛАХ вх ко Изобретение относится к радиотехнике и может использоваться при обработке периодических информационных сигналов, таких каквидеосигналы.,Известно устройство для коррекции 5 ошибок синхронизации в телевизионных сигналах, содержащее блок памяти, М выходов которого через первый выходной коммутатор соединены с входами цифроаналогового преобразователя 10 (ЦАП), управляющий вход которого соединен с входом первого счетчика импульсов, с выходом генератора синхронизации считывания и с управляющим входом второго выходного коммутатора, 1 выходы которого соединены с выходами первого входного коммутатора и управляющими входами блока памяти, демодулятор, подключенный входом к входу аналого-цифрового преобразователя ф (АЦП) и через последовательно вклю-.ченные селектор строчных синхроимпульсов, генератор синхронизации записи и второй счетчик импульсовк первому входу блока управления, пер 5 вый, второй, и третий выходы которого соединены соответственно с первыми, вторыми и третьими входами первого и второго выходных коммутаторов, четвертый, пятый и .шестой выходы бло- Зф а управления соединены соответствен- .но с первыми, вторыми и третьимиодами первого и второго входныхммутаторов, выход генератора синхронизации записи соединен с управ-,ляющим входом первого входного коммутатора и с управляющим входом АЦП,И выходов которого через сигнальныевходы второго входного коммутаторасоединены с входами блока памяти,выход селектора строчных синхроимпульсов соединен с вторым входомвторого счетчика импульсов, выходпервого счетчика импульсов соединенс вторым входом блока управления 1),Однако известное устройство имеетнедостаточную точность синхронизации.Цель изобретения - повышение точности синхронизации,Для этого в устройство для коррекции ошибок синхронизации в телевизионных сигналах, содержащее блокпамяти, Б выходов которого через первый выходной коммутатор соединены свходами цифроаналогового преобразователя, управляющий вход которогосоединен с входом первого счетчикаимпульсов, с выходом генератора синхронизации считывания и с управляющим входом второго выходного комму 743603татора, выходы которого соединены свыходами первого входного коммутатора и управляющими входами блока памяти,демодулятор, подключенный входом квходу аналого-цифрового преобразователя и через последовательно включенные сЕлектор строчных синхроимпульсов, генератор синхронизациизаписи и второй счетчик импульсов к первому входу блока управления, первый, второй и третий выходы которогосоединены соответственно с первыми,вторыми и третьими входами первогои второго выходных коммутаторов, четвертый, пятый и шестой выходы блокауправления соединены соответственнос первыми, вторыми и третьими входами первого и второго входных коммутаторов, выход генератора синхронизации записи соединен с управляющимвходом первого входного коммутатораи с управляющим входом АЦП, И выходов которого через сигнальные входывторого входного коммутатора соединены .с входами блока памяти, выходселектора строчных синхроимпульсовсоединен с вторым входом второгосчетчика импульсов, выход первого счетчика импульсов соединен с вторымвходом блока управления, введеныдетектор выпадений видеосигналов иблок повторения цикла, причем вход и выход детектора выпадений видеосигналов соединены соответственно с входом демодулятора и с третьим входомблока управления, входи блока памятисоединены с выходами блока повторения цикла, входы которого соединеныс входами ЦАП, а управляющие входыблока повторения цикла соединенысоответственно с первым, вторым итретьим выходами блока управления,"кроме того блок управления состоитиз первого счетчика импульсон, первый, второй ч третий выходы которогоявляютСя выходами блока управления,и соответственно подключены к первымвходам первого и второго элементовИ, к перным входам третьего и четвертого элементов И, к первым входам пятого и шестого элементов И, а вторые входы третьего и шестого элементов Я, второго и пятого элементов И, первого и четвертого элементов И подключены соответственно к первому, второму и третьему выходам второго счетчика импульсов, выходы которого являются выходами блока управления, выходы второго, четвертого и шестого элементов И через первый элемент ИЛИ подключены к входу первого иннертора, выход которого через первый вход седьмого элемента И, на второй вход которого, являющийся первым входом блока управления, поданы импульсы считывания, соединен свходом первого счетчика импульсов,а выходы Первого, третьего и пятого элементов И через второй элемент ИЛИ 5 1 О 15 2 О 25 30 35 4 О 45 5 О 55 подключены к входу второго инвертора, выход которого через первыйвход восьмого элемента И, подключенк входу второго счетчика импульсов,на второй вход восьмого элемента И,являющийся вторым входом блока управления, поданы импульсы записи, третий вход блока управления соединенс входом. установки 1 триггера,первый выход которого соединен свторым входом блоха управления, второй выход триггера через третий инвертор соединен с третьим входомвосьмого элемента И.На фиг. 1 приведена структурнаяэлектрическая схема предложенногоустройства; на фиг. 2 - структурнаяэлектрическая схема блока управления.Устройство для коррекции ошибоксинхронизации содержит блок памяти 1,первый выходной коммутатор 2, цифроаналоговый преобразователь 3, первыйсчетчик 4 импульсов, генератор 5 синхронизации считывания, второй выходной коммутатор 6, первый входнойкоммутатор 7, демодулятор 8, селектор9 строчных синхроимпульсов, генератор 10 синхронизации записи, второйсчетчик 11 импульсов, блок управления 12, аналого-циФровой преобразователь 13, нторой входной коммутатор14, детектор 15 ныпадений видеосигналов, блок 16 повторения цикла, крометого, блок управления 12 состоит изпервого, второго, третьего, четвертого, пятого, шестого, седьмого ивосьмого элементов И 17-24, первогои второго элементов ИЛИ 25 и 26, первого и второго счетчиков 27 и 28 импульсов, первого, второго и третьегоинверторон 29, 30, 31 и триггера 32.Устройстно работает следующимооразомНа вход демодулятора 8 поступаютпериодические информационные сигналы,такие как воспроизведенные видеосигналы, имеющие ошибки развертки, которые после детектирования или демодуляции поступают на аналого-циФровойпреобразователь 13. Затем демодулиронанные видеосигналы поступают на селектор 9, отделяющий от них сигналыгоризонтальной синхронизации для подачи их на генератор 10 синхронизации записи. Генератор 10 синхронизации записи вырабатывает импульсысинхронизации записи сравнительновысокой частоты следования, например около 10,7 ИГц,Импульсы синхронизации записи,имеющие частоту примерно 10,7 ИГц,поступают на АЦП 13 для управлениячастотой, с которой АЦП 13 производит выборку мгновенного значениядемодулированных или детектированныхвидеосигналов и преобразует последние из их первоначальной аналоговоиформы в цифровую форму. Конкретно, нответ на каждый синхроимпульс записис генератора 10 АЦП 13 производит1 3выборку демодулированного видеосигнала и преобразует последний во множество параллельных цифровых сигналов, например в цифровую восьмибитовую информацию. Параллельные двоичные сигналы подаются с АЦП 13 намножество входных ключевых схем входного коммутатора 14, каждая из которых состоит иэ множества элементовИ, число которых равно числу битов,составляюших преобразованные в цифровой вид видеосигналы. Выходы входного коммутатора 14 соединены соответственно с блоком памяти 1. Блок памяти 1 содержит множество регистровсдвига, число которых равно числубитов, составляюших преобразованныев цифровой вид видеосигналы. Емкостьпамяти блока памяти 1 должна быть такой, чтобы при расСмотрении частотыследования импульсов синхронизации 20записи, она была достаточна для запоминания одного горизонтальногоили строчного интервала приходяшихвидеосигналов или любому целому числу таких горизонтальных или строчных 25интервалов .Затем синхроимпульсы записи подаются с генератора 10 на счетчик 11,вырабатывающий импульс записи интервала, например, н конце каждого гориэонтального или строчного интервала приходяших видеосигналов, и сбрасываюшийся горизонтальными синхронизнруюшими сигналами с селектора 9,Импульсы записи интервала со счетчика З 511 подаются на блок управления 12,который вырабатывает сигналы управления записью А 1, В 1 и С 1 в повторяюшемся циклическом порядке, которые, соответственно подаются на входнойкоммутатор 14 для определения последовательностей, н которых выбираются необходимые регистры сдвигаблока памяти 1 для записи н нихпоследовательных строчных интервалов, преобразованных н цифронвй вид 45видеосигналов,Затем синхроимпульсы записи с генератора 10 подаются на входной коммутатор 7, на другие входы которогопоступают сигналы управления записью 50А 1, В 1 и С 1, и его выходы соединенысоответственно с блоком памяти 1.Таким образом, в течение периода илиинтервала, определяемого сигналомуправления записью А 1., В 1 или С 1, 55преобразованные в цифровой вид видеосигналы проходят через входной коммутатор 14 на блок памяти 1, и тоже время блок памяти 1 одновременнополучает импульсы синхронизации эа- .60писи через соответствующий вход вход"ного коммутатора 7 для записи преобразованных н цифровой нид видеосигналов и регистрах сдвига блока памяти 65 После кратковременного хранения вблоке памяти 1 преобразованные в цифроной вид видеосигналы считываются из него последовательно и проходятчерез выходной коммутатор 2, который,как и входной коммутатор 14, состоит иэ ключевых схем, соотнетстнуюших регистрам сдвига блока памяти 1. Для управления считыванием храняшихся в регистрах сдвига блока памяти 1 видеосигналов устройство имеет генератор 5 синхронизации считывания эталонной частоты, например, 10,70 МГц,по крайней мере, в начале и конце каждого эталонного горизонтального или строчного интервала. Такие синхроимпульсы считывания подаются на счетчик 4, который нырабатынает импульс интервала считынания в начале каждого эталонного строчного интервала, и интервальные импульсы считывания подаются на блок 12 управления сигнала, который вырабатывает импульсы управления считыванием АО, РО и СО н повторяющемся циклическом порядке. Такие сигналы управления считыванием АО, ВО и СО подаются на выходной коммутатор 2 для определения последовательности, в которой считываютсязапомненные видеосигналы из регистров сдвига блока памяти 1. Затем импульсы синхронизации считывания с генератора 5 подаются на выходкой .коммутатор б параллельно и стробируются сигналами управления считыванием АО, ВО и СО, При появлении сигнала управления считыванием АО, ВО или СО соотнетствуюшие ключевые схемы выходных коммутаторов 2 и б открываются, вызывая считывание запомненных видеосигналов иэ регистров сдвига блока памяти 1 с частотой синхронизации, определяемой импульсами синхронизации считывания с генератора 5. Импульсы синхронизации считывания с генератора 5 затем поступают на цифроаналоговый преобразователь 3, который также получает сигнал с выхода выходного коммутатора 2 и который преобразует видеосигналы, последовательно считанные из блока памяти 1, из цифрового вида обратнон первоначальный аналоговый вид, причем видеосигналы н аналоговом виде подаются на выход. Последовательные строчные интервалы приходяших видеосигналов записываются в блок памяти 1 с частотой синхронизации, изменяющейся в целом в соответствии с ошибками развертки приходящих сигналов,видеосигналы считываются иэ блока памяти 1 с эталонной частотой синхронизации таким образом, что видеосигналы, получаемые на выходе, полностью освобождены от ошибок развертки,60 Ключевые схемы блока 1 б повторения цикла принимают также сигналы управления считыванием АО, ВО и СО, При появлении сигнала управления считыванием АО, ВО Или СО для обеспечения считывания сигналов, хранящихся н блоке памяти 1, сигналы, считываемге из него, одновременно подаются через блок 16 повторения цикла, с тем чтобы Повторно записаться в блоке памяти 1. Детектор 15 вЪюпадений, соединенный со входом, неббходимым для детектирования любого выпадения н приходящих или воспроизводимых видеосигналах и для выдачи сигнала указания на выпадение на блок управления 12 в ответ на детектирование выпадения. На входы блока управления 12 поступают интервальные импульсы записи из счетчика 11 и интервальные импульсы считывания из счетчика 4, а также сигнал указания выпадения иэ детектора 15 выпацений, который соединен с выводом установки триггера 32 в состояние 1, Выходной сигнал триггера 32 поступает через иннеотор 31 на элемент И 24, на который также поступают импульсы записи интернала с выхода счетчика 11. Импульсы считывания интервала поступают с выхода счетчика 4 на элемент И 23. В нормальных условиях, ,т.е. когда приходящие видеосигналы имеют сравнительно малые ошибки развертки, импульсы записи интервала и импульсы считывания интервала, поступающие на входы блока управления 12 соответственно, проходят через элементы И 24 и 23 на соответствующие счетчики 27 и 28 деления на три. Три каскада счетчика 28 деления на три имеют промежуточные выводы для выработки трех сигналов управления записью А 1, В 1 и С 1, которые снимаются с соответствующих выходов блока управления 12, Аналогично три каскада счетчика 27 деления на три имеют промежуточные выводы для выработки трех сигналов управления считыванием АО, ВО и СО на соответствующих выходах блока управления 12. Сигналы упоавления записью А 1, В 1 и С 1 в нормальных условиях вырабатываются последовательно н повторяющемся циклическом порядке счетчиком 28 в отнет на выходные импульсы элемента И 24, соответствующие импульсам записи интервала, поступающим на вход блока управления 12, в результате чего;каждый из сигналов управления записью А 1, В 1 И С 1 будет иметь положительную полярность или иметь сравнительно высокий уровень в течение времени, соответствующего строчному интервалу приходящих видеосиг=налов, Аналогично в нормальных условиях сигналы управления считыванием АО, ВО и СО вырабатываются после 5 1 О 15 20 30 35 4 О 45 50 довательно в повторяющемся циклическом порядке счетчиком 27 н ответ навыходные импульсы элемента И 23, которые соответствуют импульсам считывания интервала, поступающим на вход блока управления 12, причем каждый из импульсов управления считыванием АО, ВО и СО имеет положительную полярность или сравнительно нысокий уровень в течение времени, равного соответствующему эталонному строчному интервалу. Далее счетчики 28 и 27 предварительно устанавливаются таким образом, что при нормальных условиях сигналы управления считыванием для каждого из регистровых блоков блока памяти 1 оказываются приблизительно посередине между последовательными сигналами управления записи длятого же регистроного блока.Однако в условиях, отличных от нормальных, например, когда приходящие видеосигналы имеют сравнительно большие ошибки развертки, запуск счетчиков 27 и 28 импульсами записи интервала и импульсами считывания интервала через элементы И 24 и 23 соответственно может привести к ситуации, когда предпринимается неудачная попытка осуществить одновременные операции записи и считывания в одном из регистровых блоков памяти 1.Чтобы избежать таких одновременных операций записи и считынания н любом из регистровых блоков блока памяти 1, блок управления 12 включает и себя также три элемента И 19, 21 и 17, которые принимают соответственно управляющие сигналы А 1 и ВО, уггранляющие сигналы В 1 и СО и управляющие сигналы С 1 и АО, и элемент ИЛИ 2 б, соединяющий выходы элементов И 19, 21, 17 с иннертором 30. Кроме того, три элемента И 18, 20 и 22, выходы которых соединены через элемент ИЛИ 25 с иннертором 29, принимают соответственно управляющие сигналы В 1 и АО, упранляющиЕ сигналы С 1 и ВО и управляющие сигналы А 1 и СО.Когда на вход блока управления 12 не поступает сигнал указания выпадения, триггер 32 выдает сигнал низкого уровня или отрицательной полярности На иннертор 31, н результате чего последний подает сигнал положительной полярности или высокого уровня на элемент И 24. Когда управляющие сигналы, поступающие на элементы И 19, 21, 17 соответственно, возникают не одновременно, на выходах ни одного из элементов И 19, 21, 17 нет сигнала, следовательно, элемент ИЛИ 26 не выдает сигнал запрета сравнительно высокого уровня или положительной полярности на иннертер 30, и результате чего последний вырабатывает сигнал высокого уроння илй положительной полярности на элемент И 24.шими на вход блока управления 12только до тех пор, пбка элемент ИЛИ25 ие выработает импульс или сигналзапрета задания последовательности,заставляя инвертор 29 подавать сигнал низкогоуровня или отрицательнойполярности на элемент И 23, т.е.,лишь до тех пэр, пока сигналы управления, поступающие на элементы И 18,20, 22, не появятся одновременно,Формула изобретения 1, устройство для коррекции ошибок синхронизации в телевизионных сигналах, содержащее блок памяти, Ю выходов которого через первый выходной коммутатор соединены с входами цифроаналогового преобразователя (ЦАП), управляющий вход которого соединен с входом первого счетчика импульсов, с выходом генератора синхронизации считывания и с управляющим входом второго выходного коммутатора, выходы которого соединены с выходами первого входного коммутатора и управляющими входами блока памяти, демодулятор,подключенный входом к входу аналого-циФрового преобразователя (АЦП) и через последовательно включенные селектор строчных синхроимпульсов, генератор синхронизации записи и второй счетчик импульсов - к первому входу блока управления, первый, второй и третий выходы которого соединены соответственно с первыми, вторыми и третьими входами первого и второго выходных коммутаторов, четвертый, пятый и шестой выходы блока управления соединены соответственно с первыми,.вторыми и третьими входами первого и второго входных коммутаторов, выход генератора синхрониз щии записи,соединен с управляющим входом первого входного коммутатора и с управляющим входом АЦП, И выходов которого через сигнальные входы второго входного коммутатора.соединены с входами блока памяти, выход селектора строчных синхроимпульсов соединен с вторым входом второго счетчика импульсов, выход первого счетчика импульсов соединен с вторым входом блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения точности синхронизации, введены детектор выпадений видеосигналов и блок повторения цикла, причем вход и выход детектора выпадений видеосигналов соединены соответственно с входом демодулятора и с третьим входом блока управления, входы блока памяти соединены с выходами блока повторения цикла, входы которого соединены с входами ЦАП а управляющие входы блока повторения цикла соединены соответственТаким образом, когда ни инвертор 31,ни инвертер 30 не получают сигналазапрета от триггера 32 или от элемента ИЛИ 26 соответственно, элементИ 24 выдает на соответствующий счетчик 28 каждый из импульсов записи 5интервала, поступающий на блок управления 12. Аналогично, коль скоро управляющие сигналы, поступающиена каждый из элементов И 18, 20, 22соответственно, возникают не одновременно, с элемента ИЛИ 25 не выходит сигнал запрета сравнительновысокого уровня или положительнойполярности и, следовательно, инвертер29 подает сигнал сравнительно высокого уровня или положительной полярности на элемент И 23, в результатечего последовательные импульсы считывания интервала, поступающие навход блока управления 12, пропускаются через элемент И 23 для закуска соответствующего счетчика 27,Однако, если на входе блока управления 12, соединенного с входомустановки 1 ф появляется сигналуказания выпадения, триггер 32 устанавливается им таким образом, чтобы выработать сигнал запрета, который заставляет инвертор 31 податьсигнал сравнительно низкого уровняили отрицательной полярности на элемент И 24, в результате чего последний блокирует прохождение импульсовзаписи интервала со входа блока уп-.равления 12 на счетчик 28, приостанавливая задание последовательности 35последнего до тех пор, пока не исчезнет сигнал указания выпадения навходе блока управления 12 и триггер32 может быть сброшен следующим импульсом записи интервала, приходящимна вход импульсов записи блока управ-,ления 12. Аналогично в случае, когдауправляющие сигналы, поступающие наэлементы И 19, 21, 17, возникнут одновременно, появляющийся в Результате 45этого выходной сигнал, проходящийчерез элемент ИЛИ 26 на инвертор 30,заставляет последний подать сигналсравнительно низкого урОвня или отрицательной полярности на элементИ 24, в результате чего последнийснова блокирует задание последовательности счетчика 28 импульсом записи интервала, поступающим в этомслучае на вход блока управления 12,Таким образом, последовательностьсчетчика 28 продолжает задаватьсяпоследовательными импульсами записиинтервала, поступающими на вход, лишьдо тех пор, пока ни триггер 32, ниэлемент ИЛИ 2 б не вырабатывают сигнал или импульс запрета задания последовательности . Аналогично заданиепоследовательности счетчика 27 осуществляется последовательными импульсами считывания интервала, поступаюно с первым, вторым и третьим выходам дами блока управления.2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления состоит из первого счетчика импульсов, первый, второй и третий Я выходы которого являются выходами блока управления, и соответственно подключены к первым входам первого и второго элементов И, к первым входам третьего и четвертого элементов И, к первым входам пятого и шестого элема тов И, а вторые входы третьего и ш; в .стого элементов И, второго и пятого элементов И, первого и чет" вертого элементов И подключены соответственно к первому, второму и третьему выходам второго счетчика импульсов, выходы которого являются выходами блока управления, выходы второго, четвертого и шестого элементов И через первый элемент ИЛИ подключены к входу первого инвертора, выход которого через первый вход седьмого элемента И,на второй вход которого являющийся первым входомблока управления, поданы импульсысчитывания, соединен с входом первого счетчика импульсов, а выхоцыпервого, третьего и пятого элементовИ через второй элемент ИЛИ подключены к входу второго инвертора, выход которого через первый вход восьмого элемента И, подключен к входувторого счетчика импульсов, навторой вход восьмого элемента И, являюмийся вторым входом блока управления, поданы импульсы записи, третийвход блока управления соединен свходом установки 1 триггера, первый выход которогс соединен с вто-.рым входом блока управления, второйвыход триггера через третий инвертор соединен с третьим входом восьмого элемента И: Источники информации,принятые во внимание при экспертизе 1 Патент США Р 38 б 0952,кл. 178-5,1, 1974 (прототип) .743603 А.Ме .Фечо ставит иков дактор О.Стенина Т Корректор И,каэ 3520/53 Филиал ППП Патент, гужгород, ул,Проектная,4 Тираж НИИПИ Госуд по делам 35, Москва, 29ственнообретен-35, Ра Подписноекомитета СССРи открытийская наб., д,.4/5