Синхрогенератор

(5)5 Н 04 й 5/04 ПИСАНИЕ ИЗОБРЕТЕНИЯ изионвано в онных, и обраения -ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЬПГИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Одесский политехнический инст(56) Авторское свидетельства СССРМ 1424136, кл, Н 04 М 5/04. 1986.(57) Изобретение относится к теленой технике и может быть использустройствах синхронизации телевизсистем и систем автоматиэираванноботки изображений. Цель изобрет расширение функциональных возможностей путем обеспечения внешней синхронизации. Синхрогенератор содержит задающий генератор 1, первый счетчик 2, первый блок 3 постоянной памяти, первый буферный регистр 4, второй счетчик 5, второй блок 6 постояйной памяти, второй буферный регистр 7, триггер 8. Цель достигается введением делителя 9 частоты, формирователя 10 сигнала синхронизации, первого и второго одновибраторов 11, 12, первого и второго элементов И 13, 14, первого и второго блоков 15, 16 задания кода, 3 ил 2 табл,10 15 20 25 30 35 40 45 50 Изобретение относится к телевизионной технике и может быть использовано в устройствах синхронизации телевизионных систем и систем автоматизированной обработки изображений,Цель изобретения - расширение функциональных воэможностей путем обеспечения внешней синхронизации,На фиг.1 представлена структурная электрическая схема синхрогенератора; на фиг,2 и 3 - временные диаграммы, поясняющие работу синхрогенератора,Синхрогенератор содержит задающий генератор 1, первый счетчик 2, первый блок 3 постоянной памяти, первый буферный регистр 4, второй счетчик 5, второй блок 6 постоянной памяти, второй буферный регистр 7, триггер 8, делитель 9 частоты, формирователь 10 сигнала синхронизации, первый 11 и второй 12 одновибраторы, первый 13 и второй 14 элементы И, первый 15 и второй 16 блоки задания кода.Синхрогенератор работает следующим образом,Задающий генератор 1 с кварцевой стабилизацией частоты формирует импульсы прямоугольной формы частотой, например 25 МГц, Эти импульсы поступают на счетный вход делителя 9 частоты, В случае частоты задающего генератора 25 МГц коэффициент деления частоты делителя 9 равен 4 и может быть выполнен в виде последовательно соединенных двух счетных триггеров со сбросом, С выхода делителя 9 частоты импульсы прямоугольной формы частотой 6,25 МГц поступают нэ счетный вход девятиразрядного первого счетчика 2,Разрядные выходы первого счетчика 2 соединены с адресными входами первого блока 3 постоянной памяти, Двоичный девятираэрядный код на разрядных выходах первого счетчика 2 является адресным кодом для первого блока 3 постоянной памяти, имеющего структуру, например, 512 х 8 бит и выполненного на базе программируемого постоянного запоминающего устройства (ППЗУ) с временем выборки не более 80 нс, В первом блоке 3 постоянной памяти на этапе программирования ППЗУ "прошита" информация, обеспечивающая при последовательном переборе адресов формирование на выходе блока следующих импульсных сигналов: меандра строчной частоты (фиг,2 а), строчных синхронизирующих импульсов (фиг,2 б), строчных гасящих импульсов, уравнивающих импульсов (фиг,2 в), импульсов кадровой синхрогруппы (врезок, фиг,2 г), импульсов сброса второго счетчика 2. Оставшиеся два разряда ППЗУ можно использовать для формирования дополнительных сигналов. Сформированные на выходе первого блока 3 постоянной памяти сигналы поступают на информационные входы первого буферного регистра 4,Необходимость применения регистра обусловлена следующими обстоятельства ми. Дешифраторы адресных сигналов ППЗУ могут иметь некоторый разброс во времени срабатывания, Вследствие этого на выходах блока 4 постоянной памяти могут возникать импульсные помехи длительностью несколько наносекунд. Для устранения этих помех рекомендуется применять стробирование выходной информации, Сигналы, сформированные на выходах первого блока 3 постоянной памяти,стробируются положительным перепадом импульсов, поступающих с выхода делителя 9 частоты а вод синхронизации первого буферного ретистра 4, На выходах первого буферного регистра 4 информация имеет то же назначение, что и на входах,Таким образом, на выходе первого буферного регистра 4 присутствуют сигналы строчной частоты, приведенные в табл.1,Импульс сброга первого счетчика 2 определяет период строки 64 мкс и усанавливает этот счетчик в "0". При использовании задающего генератора 1 с частотой 25 МГц и делителя 9 частоты на 4 период следования импульсов, поступающих на счетный вход первого счетчика 2, составляет 160 нс Следовательно, в течение строчного периода, составляющего 64 мкс, этот счетчик дол. жен просчитать 400 периодов поступающей на его вход частоты. Это обеспечивается тем, что в третьем разряде ППЗУ по адресу 3991 о на этапе программирования записывается "1". Счетчик последовательно формирует двоичный код, начиная с нулевого,В тот момент, когда двоичный код на адресных входах первого блока 3 постоянной памяти соответствует адресу ячейки 3991 о, в третьем разряде ППЗУ считывается "1", которая подается на третий информационный вход первого буферного регистра 4 и проходит после стробирования на его третий выход, с которого подается на вход сброса первого счетчика 2, По приходу "1" на вход сброса первый счетчик 2 устанавливается в"0", на разрядных выходах счетчика формируется нулевой код, представляющий собой адресный код для первого блока 3 постоянной памяти. Далее импульсы, поступающие на счетный вход счетчика, обеспечивают последовательный перебор адресов постоянной памяти до адреса, соответствующего ячейке с номером 3991 о, и счетчик вновь сбрасывается. Таким образом обеспечивается цикл счета первого счетчика, который5 10 15 20 25 30 35 40 45 50 55 составляет 400 периодов проходящих нэ его счетный вход импульсов и равен строчному периоду 64 мкс.Разрядные выходы первого счетчика 2, являющиеся пятым выходом устройства, могут быть использованы для адресации элементов по строке в системах автоматизированной обработки изображений.В том случае, когда синхрогенератор используется в режиме внешней синхронизации, на вход первого одновибратора 11, являющегося первым входом синхрогенератора, подаются внешние строчные синхроимпульсы, По переднему фронту строчного синхроимпульса одновибратор 11 формирует импульс длительностью 200 нс, который сбрасывает делитель 9 частоты в "0" и подается нэ вход предустановки первого счетчика 2, По этому импульсу происходит предустановка этого счетчика в состояние, которое определяется кодом, поступающим с выходов первого блока 15 задания кода на информационные входы первого счетчика 2. Причем подается такой двоичный код, который соответствует началу формирования строчного синхроимпульса в первом разряде ППЗУ первого блока 3 постоянной памяти,Таким образом осуществялется привязка по фазе строчных синхроимпульсов, формируемых синхрогенератором,и внешних синхроимпульсов, подаваемых на первый вход устройства.Строчные синхроимпульсы с выхода первого блока 3 постоянной памяти подаются через первый буферный регистр 4 на счетный вход второго счетчика 5. Этот счетчик представляет собой девятирэзрядный двоичный счетчик с входами сброса, предустановки и информационными входами, Первый 2 и второй 5 счетчики в синхрогенераторе идентичны. Второй счетчик 5 подсчитывает число поступающих на его счетный вход строчных синхроимпульсов. С первого по шестой разрядные выходы этого счетчика соединены соответственно с входами вторым-седьмым адресными входами второго блока 6 постоянной памяти. На вход первого адресного разряда (младший адресный разряд) поступает меандр строчной частоты. Это обеспечивает считывание информации иэ второго блока 6 постоянной памяти с двойной строчной частотой, что необходимо для правильного формирования сигналов кадровой частоты, принятых для чересстрочной развертки. Выход старшего девятого разряда второго счетчика соединен с девятым входом обращения (выбора кристалла) второго блока 6 постоянной памяти и со счетным входом триггера,сигнал на выходе которого определяет номер полукадра ("0" - в первом полукадре, "1" - во втором полукадре) чересстрочной развертки. Этот сигнал с выхода триггера 8 подается на девятый информационный вход (младший разряд) второго счетчика б и на вход (восьмой) старшего адресного разряда второго блока б постоянной памяти,Второй блок 6 постоянной памяти имеет структуру, например, 256 х 4 бит и выполнен на базе ППЗУ с временами выборки не более 80 нс. Адресное пространство этого блока разделено на две страницы по 128 х 4 бит, переключаемые старшим адресным разрядом (вход 8). В первом полукадре информация считывается иэ первой страницы (на старшем адресном разряде "0"), во втором - из второй страницы (на старшем адресном разряде "1"), Необходимость использования страничной организации второго блока 6 постоянной памяти обусловлена тем, что сигналы кадровой частотЫ при чересстрочной развертке, формируемые в этом блоке, имеют различное временное положение относительно строчных синхроимпульсов. В каждой иэ двух страниц второго блока 6 постоянной памяти на этапе программирования "прошита" информация, обеспечивающая при последовательном переборе адресов формирования на выходе блока следующих импульсных сигналов: кадровых синхроимпульсов, кадровых гасящих импульсов, ипульсов сброса второго счетчика 5, импульсов коммутации кадровой синхрогруппы. Сформированные на выходе второго блока 6 постоянной памяти сигналы поступают на информационные входы второго буферного регистра 7, назначение и принцип работы которого аналогичны первому буферному регистру 4. Таким образом, на выходах второго бу" ферного регистра присутствуют сигналы кадровой частоты (табл.2).Начиная с нулевого состояния, второй счетчик 5 подсчитыэет число поступающих на его счетный вход строчных синхроимпул ьсов (фиг.2 б). Во время поступления первых 256 импульсов, что соответствует первым 256 строкам, старший девятый разряд этого счетчика находится в состоянии "0". Так как девятый разрядный выход соединен с входом обращения (вход 9) второго блока 6 постоянной памяти, это соответствует отсутствию сигнала обращения, При поступлении следующего строчного синхроимпульса выход старшего разряда второго счетчика 5 переходит в состояние "1"(фиг.2 д,к), и информация начинает считываться из второго блока 6 постоянной памяти. Информация считывается путем5 10 последовательного перебора адресов на входах первого-восьмого адресных разрядов блока, Причем на вход первого (младший) адресного разряда подается меандр строчной частоты, чем обеспечивается период опроса ППЗУ второго блока б постоянной памяти равный 32 мкс (0,5 строчного периода), Это необходимо для правильного формирования импульсов синхронизации кадровой частотц, имеющих различное временное положение в первом и втором полукадрах (с точностью до 0,5 строчного периода), Выход девятого (старшего разряда) второго счетчика 5 соединен со счетным входом триггера 8. Триггер 8 представляет собой Т-триггер и выполняет функцию деления частоты на два, С приходом на счетный вход второго счетчика 5 257-го строчного синхроимпульса старший (девятый) разряд счетчика переходит в состояние "1", что означает разрешение считывания информации из второго блока б постоянной памяти, Одновременно положительный перепад этого сигнала, поступая на счетный вход триггера 8, переводит выход триггера в состояние "0" (предположим, что предыдущее состояние - "1"), Выход триггера 8 является седьмым выходом синхрогенератора и может быть испол,соеан как признак полукадра,Одновременно сигнал с выхода триггера 8 поступает на вход восьмого (старший) адресного разряда второго блока б постоянной памяти и определяет номер страницы (О или 1), иэ которой считывается информация, В первом полукадре (страница 0) через 56 строчных периодов (фиг.2 е) иэ второго блока б постоянной памяти (выход 3) считывается импульс сброса, который через второй буферный регистр 7 (выход 3) подается на вход сброса второго счетчика 5, Таким образом, цикл счета второго счетчика 5 в первом полукадре составляет 256 х 56 = 312 строчных периодов, Импульс сброса устанавливает все разряды второго счетчика 5 в "0", следовательно, прекращается считывание информации из второго блока б постоянной памяти. Далее начинается следующий цикл счета (второй полукадр), Аналогично предыдущему первые 256 строчных периодов информации иэ блока постоянной памяти не считываются, 257-й строчный синхроимпульс переводит девятый (с 1 арший) разряд второго счетчика 5 в состояние "1" (фиг.2 к), что соответствует разрешению считывания информации из второго блока б постоянной памяти. Положительный перепад на девятом выходе счетчика переводит триггер 8 в состояние "1" (прежнее состояние "0"), Лог, "1" с выхода триггера В поступает на стар 15 20 25 30 35 40 45 50 55 ший (восьмой) адресный вход второго б блока постоянной памяти, что определяет считывание информации во втором полукадре иэ второй его страницы. Через 57 строчных перепадов (фиг.2 л) во втором полукадре из второго блока б постоянной памяти (выход 3) считывается импульс сброса, который через второй буферный регистр 7 (выход 3) подается на вход сброса второго счетчика 5. Таким образом, цикл счета второго счетчика 5 во втором полукадре составляет 256 ++57 =313 строчных периодов. Импульс сброса обнуляет счетчик 5, и прекращается считывание информации иэ второго блока 6 постоянной памяти. Обращение к второму блоку б постоянной памяти в течение. одного кадра производится е 57+ 57 = 113 строчных периодах из 625,Разрядные выходы второго счетчика 5 могут быть использованы для адресации элементов по вертикали в автоматизированных системах обработки изображений и являются шестым выходом синхрогенератора.В том случае, когда синхрогенератор используется в режиме внешней синхронизации, на вход второго одновибратора 12, являющийся вторым входом синхрогенератора, подаются внешние кадровые синхроимпульсы (фиг.За). По переднему фронту кадрового синхроимпульса втооой одновибратор 12 формирует импульс (фиг,Зб) длительностью не более половины строчного периода, например, 20 мкс, Этот импульс поступает на первь й вход второго элемента И, на второй вход которого поступают уравнивающие импульсы (фиг.Зв) с периодом следования 32 мкс, В результате на выходе второго элемента И 13 формируется импульс (фиг.Зг), соответствующий началу полукадра, Этот импульс подается на вход предустановки второго счетчика 5 и на второй вход второго элемента И 14, на первый вход которого подаются строчные синхроимпульсы (фиг.Зд) с первого выхода первого буферного регистра 4, В результате на выходе второго элемента И 14 в начале первого полукадра формируется импульс предустановки, который подается на вход предустановки в "0" триггера 8, Триггер 8 при этом устанавливается в "0". Таким образом, в начале первого полукадра чересстрочной развертки триггер 8 устанавливается в "0", и в течение этого полукадра на старший адресный вход второго блока б постоянной памяти, определяющий переключение одной иэ двух его страниц, подается "0". Кроме того, с выхода триггера 8 лог, "0" подается в первом полукадре на девятый (младший разряд) информационный вход второго счетчика 5. Во1672586 1 О втором полукадре начало кадрового синхроимпульса не соответствует началу строчного синхроимпульса, и импульс предустановки (фиг.3 е) на выходе второго элемента И 14 не вырабатывается. К началу второго полукадра триггер 8 сигналом с выхода девятого (старшего) разряда переводится в состояние "1". Поэтому во время считывания информации из второго блока 6 постоянной памяти включена вторая его страница и на девятый информационный вход (младший разряд) второго счетчика 5 подается "1". Импульс предустановки, формируемый первым элементом И 13, инициирует, таким образом, в начале первого полукадра установку второго счетчика 5 в состояние 100000110 (младший разряд "0", код на выходах второго блока 16 задания кода 10000011), в начале второго полукадра - в состояние 100000111(младший разряд "1", код на выходах второго блока 16 задания кода 10000011).Формирователь 10 сигнала синхрон зации выполняет функцию формирования;игнала синхронизации приемников (ССП), который с выхода формирователя 10 поступает на восьмой выход синхрогенератора (фиг.2 и,о), В то время, когда на выходах 1 и 4 второго буферного регистра 7 (фиг.2 ж,м,з,н) импульсы не формируются, на выход формирователя 10 проходят строчные синхроимпульсы с третьего его входа, В то время, когда на четвертом выходе второго буферного регистра 7 и, соответственно, на четвертом (управляющем) входе формирователя 10 формируется импульс коммутации кадровой синхрогруппы (фиг, 2 ж, м), а кадровый синхроимпульс (вход 5 формирователя 10) не формируется, на выход формирователя 10 коммутируются уравнивающие импульсы с второго его входа. В то время, когда формируются импульсы коммутации кадровой синхрогруппы и кадровые синхроимпульсы одновременно, на выход формирователя 10 коммутируются импульсы врезок с первого его входа. 5 10 15 20 25 30 35 40 45 50 55 триггера и выход формирователя сигналасинхронизации являются соответственно пятым, шестым, седьмым и восьмым выхоФормула изобретения Синхрогенератор, содержащий задающий генератор, последовательно соединенные первый счетчик, блок постоянной памяти и первый буферный регистр, первый и второй выходы которого являются соответственно первым и вторым выходами синхрогенератора, а также триггер и последовательно соединенные второй счетчик, второй блок постоянной памяти и второй буферный регистр, первый и второй выходы которого являются соответственно третьим и четвертым выходами синхрогенератора, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей путем обеспечения внешней синхронизации, введены первый и второй одновибраторы, первый и второй элементы И, делитель частоты, формирователь сигнала синхронизации, первый и второй блоки задания кода, выходы которых подключены с первого по восьмой информационным входам соответственно первого и второго счетчиков, при этом вход первого одновибратора является первым входом синхрогенератора, а выход первого одновибратора подключен к входу предустановки первого счетчика и входу сброса делителя частоты, к счетному входу которого подключен выход задающего генератора, а выход делителя частоты подключен к входам стробирования первого и второго буферных регистров и счетному входу первого счетчика, к входу сброса которого подключен третий выход первого буферного регистра, четвертый, пятый и первый выходы которого подключены к первому, второму и третьему входам формирователя сигнала синхронизации, причем вход второго одновибратора является вторым входом синхронизатора, а выход второго одновибратора подключен к первому входу первого элемента И, к второму входу которого подключен пятый выход первого буферного регистра, первый выход которого подключен к счетному входу второго счетчика и первому входу второго элемента И, к второму входу которого и входу предустановки второго счетчика подключен выход первого элемента И, а выход второго элемента И подключен к входу установки триггера, к счетному входу которого и входу обращения второго блока постоянной памяти подключен девятый выход второго счетчика, к входу сброса которого подключен третий выход второго буферного регистра, четвертый и первый выходы которого подключены к четвертому и пятому входам формирователя сигнала синхронизации, а шестой выход первого буферного регистра подключен к входу первого адресного разряда второго блока постоянной памяти, к входу старшего адресного разряда которого и девятому информационному входу второго счетчика подключен выход триггера, причем выходы разрядов первого счетчика, выходы разрядов второго счетчика, выход дами синхрогенератора.1672586 12 Выход первого буферного регист а 4 Выход второго буферного регист а 7Описание сигнала Строчные синхроимпульсыСтрочные гасящие импульсы, дополнительная информация Импульс сброса первого счетчика 2 Импульсы кадровой синхрогруппы (врезки)Описание сигнала Кадровый синхроимпульс (фиг, 2 з, н)Кадровые гасящие импульсыИмпульс сброса второго счетчика 5 (фиг. 2 е, л) Импульс коммутации кадровой синхрогруппыиг.2 ж, м Таблица 1 Куда подается Первый выход синхрогенератора, третий вход формирователя 10 сигнала синхронизации, счетный вход второго счетчика 5, первый вход второго элемента И 14 Второй выход синхроге- нератора Вход сброса первогосчетчика 2 Первый вход формирователя 10 сигнала синхронизации Второй вход формирователя 10 сигнала синхронизации, второй вход первего элемента И 13 Вход первого адресного разряда второго блока 6постоянной памяти Таблица 2 Куда подается Третий выход синхрогенератора, пятый вход формирователя 10 сигнала синхронизации Четвертый выход синхрогенератора Вход сброса второго счетчика 5 Четвертый вход формирователя 10 сигнала синх ониза ии1672586 Первый полулао-оои полу Составитель Г. Лерантовичедактор О. Головач Техред М.Моргентал Корректор Л. Бес Производстве ательский комбинат "Патент", г. Ужго агарина 10 Заказ 2847 Тираж 384 Подписное 8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5