Цифровой фильтр

(5)5 Н 03 Н 17 ОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ИТЕТКРЫТИЯ ЕТЕ САНИЕ И К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение отностися к радиотехникеи может быть использовано в системах цифровой обработки сигналов, в частности в 663758 А 1 автоматике. Цель изобретения - уменьшение фазового запаздывания выходного сигнала относительно входного и упрощение. Цифровой фильтр содержит входную 1 и выходную 6 шины, регистры 2,4,5 и 10, сумматор 3, мультиплексоры 11 и 12, элементы ИЛИ 13 и 14, блок 8 синхронизации, вход 7 и выход 9 сигналов синхронизации, В устройстве осуществляется обработка отсчетов входного сигнала в соответствии с алгоритмомм рекурсивной фильтрации. 3 ил., 1 табл.Изобретение относится к радиотехнике и может быть использовано в системах цифровой обработки сигналов, в частности в автоматике.Цель изобретения - уменьшение фазового запаздывания выходного сигнала относительно входного и упрощение.На фиг. 1 приведена электрическая структурная схема цифрового фильтра; на фиг,2 - временные диаграммы его работы; на фиг,3 - пример выполнения блока синхронизации.Цифровой фильтр содержит входную шину 1, входной регистр 2, сумматор 3, регистр 4 сумматора, выходной регистр 5, выходную шину 6, вход 7 сигнала сопровождения, блок 8 синхронизации, выход 9 сигнала синхронизации, регистр 10 состояний, первый и второй мультиплексоры 11 и 12, первый и второй элементы ИЛИ 13 и 14.Блок 8 синхронизации содержит генератор 15 тактовых импульсов, счетчик 16, блок 17 постоянной памяти, триггер 18, элемент ИЛИ 19 и элемент И 20.Цифровой фильтр работает работает следующим образом.Поскольку цифровые фильтры (ЦФ) высоких порядков обычно реализуются в виде каскадного соединения цифровых фильтров .второго порядка, ограничимся рассмотрением цифрового фильтра второго порядка,Разностное уравнение, описывающее работу ЦФ второго порядка в общем виде, следующее:У-аУ,.+ЬХп., (1)а) и Ь - коэффициенты;Уп и Хп - соответственно выходной и входной отсчеты в и-й момент времени,Структура предлагаемого ЦФ определяется следующим алгоритмом, который получается из разностного уравнения (1):Уп=Ьо 2;Е=Хп+КЗ,Чп+К 4 Чп Чп==К 1 ЧпК 2 Чп где ЧъЧ) -1,Чп-г - отсчеты состояний ЦФ соответственно в п-й, (п)-й, (п)-й моменты времени;К 1=Ь 1/Ьо, К 2=Ьг/Ьо, Кз=Ь 1/Ьо+а 1; К 4=Ьг/Ьо+агЬо,Ь 1,Ь 2,а 1,а 2 - коэффициенты разностного уравнения (1).Беэ потери общности рассуждений можно считать коэффициент Ьо равным ближайшему к нему числу 2 Р, где р=О, +1, +2., так как Ьо влияет только на коэффициент усиления. При этом очевидно, что умноже 509 1 - прямой выходной код из входного регистра 2;0 - инверсное представление выходного кода входного регистра 2 (атакже сложение с единицей в сумматоре 3 по входу переноса);= 1 - разрешение параллельной записи во входной регистр 2 при перепадесигнала из "0" "1" по входу синхронизации входного регистра 2; О - разрешение последовательной записи по последовательному входу во ние на Ьо можно реализовать сдвигом числаЕ влево на -р разрядов.Входной регистр 2 предназначен для приема и хранения входного отсчета Хп, а также5 для приема, сдвига и инвертирования при неОбХОдИМОСтИ ОтСЧЕтОВ СОСтаяНИя Чл, Чп-г.Сумматор 3 предназначен для суммирования или вычитания чисел, а также для прибавления единицы по входу переноса при10 получении дополнительного кода из кода,поступающего в виде обратного (инверсного) кода из входного регистра 2.Регистр 4 служит для промежуточногохранения рассчитываемых величин.15 Выходной регистр 5 служит для хранеУпния числа Е= - . Выходной отсчет Ул полЬоучается из числа Е автоматически при сьемеинформации с выходной шины 6 со сдвигом20 вправо на р разрядов, где р= 1 одгЬоРегистр 10 служит для хранения двух отсчетов состояния ЧП,ЧПв виде одной последовательной кодовой посылки разрядностью2 гп, где а - разрядность входного регистра 2,25 сумматора 3, регистра 4, выходного регистра 5.Мультиплексор 11 предназначен дляподачи на последовательный вход входногорегистра 2 сигнала с выхода регистра 10состояния (при У з=1) или сигнала со старше 30 го разряда параллельного выхода входногорегистра 2 (при Уз=О).Мультиплексор 12 предназначен дляподачи на вход регистра 10 сигнала младшего разряда параллельного выхода регистра35 4 (при У 4=1) или сигнала с выхода регистра10 (при У 1 о=О),Блок 8 предназначен для обеспечениярежима ожидания входного отсчета и длявыработки управляющих сигналов в соот 40 ветствии с алгоритмом работы цифровогофильтра. При этом, меняя соответствующимобразом последовательность следованияуправляющих сигналов, можно изменить соответственно параметры ЦФ.45 Рассмотрим функции, выполняемые управляющими сигналами У 1,У 1 о, которыеподаются на устройство из блока 8;остояние,ится предваритель входной регистр 2 при перепаде сигнала из "0" в "1" по входу синхронизации входного регистра 2;1 - подключение к последовательному входу входного регистра 2 выхода 5 регистра 10 через первый мультиплексор 11; э 0 - подключение к последовательномувходу входного регистра 2 старшего разряда параллельного выхода вход ного регистра 2; - управляющий сигнал, представляющий последовательность из 24 по ложительных импульсов. По передним фронтам этих импульсов (при 15 9 У 2=0) производится последовательныйсдвиг информации одновременно во входном регистре 2, в регистре 4 и в регистре 10. При этом У 4 поступает на входы синхронизации входного регист 20 ра 2 и регистра 4 через первый и второй элементы ИЛИ 13, 14 соответственно; . - каждый перепад из "О" в "1" этого сгинала приводит к сдвигу информации влево во входном регистре 2 при У 2=0 25 г или к параллельной записи во входнойрегистр 2 при У 2=1; . - 1 - разрешение параллельной запи си в регистр 4 при перепаде сигнала по входу синхронизации регистра 4 из "0" 30 в "1"; . 0 - разрешение последовательной за писи в регистр 4 при перепаде сигнал по входу синхронизации регистра 4 из "0" в "1"; 35- сигнал обнуления регистра (при У 7=1)- перепад из "0" в "1" этого сигнала В приводит к параллельной записи информации в регисто 4 при У 6 =1. При 40 этом сигнал поступает на вход синхронизации регистра 4 через второй элеент ИЛИ 14;- перепад из "0" в "1" этого сигналаприводит к параллельной записи ин формации в выходной регистр 5. У 9 дополнительно поступает на выход 9;- 1 - подключение младшего разряа параллельного выхода регистра 4 к входу регистра 10 через второй мульти плексор 12; - подключение входа регистра 10 сотояния на вход регистра 10 состояния через второй мультиплексор 12. Рассмотрим работу предлагаемого ЦФ 55 сначала качественно, разбив период на условные шаги. Шаг 1. Исходное с В регистре 4 наход но рассчитанное число=КЗНп+К 4 Нп Шаг 2. По приходу входного отсчета Хпрассчитывается число Е=Хп+Л в сумматоре3 с фиксацией результата в регистре 4,Шаг 3. Производится подсчет выходного отсчета Уп=Ьо 2,Шаг 4. Производится расчет отсчета состоянияЧп=2-К 1 Чп-К 2 Чп Результат фиксируется в регистре сумматора 4.Шаг 5. Вследствие "устранения" информации производится "переобозначение" через соответствующую пересылкуЧп-ЧпЧп,Шаг 6. Производится предварительныйрасчет, = КЗЧп+ К 4 Чп с вновь образованными отсчетами состояния Чпи Чпна шаге 5.Шаг 7. Исходное состояние.Таким образом, фазовое запаздываниевыходной информации относительно входной в предлагаемом ЦФ определяется фактически временем выполнения условныхшагов 2 и 3.Умножение отсчета на коэффициентпроизводится с помощью сдвигов и сложений в соответствии с формулойКЧ=К(Ч 2),=огде Ко, К 1 К и - разряды дополнител ьного кода коэффициента,При этом отсчет Ч, помещенный вовходной регистр 2, сдвигается в нем вправои соответственно складывается в сумматоре3 с накапливаемой частью, размещенной врегистре 4 в соответствии со значением КьЕсли К - отрицательный, то сдвигаемый отсчет представляется на входе сумматора 3 ввиде дополнительного кода: инверсия кодаво входном регистре 2 и сложение с единицей в сумматоре 3 (подача "1" на вход ин вертирования Ь входного регистра 2 и входпереноса р сумматора 3 соответственно).Теперь подробно рассмотрим работупредлагаемого цифрового фильтра на конкретном примере реализации цифровогофильтра нижних частот второго порядка скоэффициентами в двоичном виде: К 1 =10;К 2= 1; Кз= 1 1, 1 1 0 1 0 1 0 1; К 4=1, 1 1 01 1 1 01;Ьо=0,0000001.Предположим, что разрядность входных и выходных отсчетов равна п 1, а результате умножения усекается после О дробныхразрядов. Тогда разрядность входного регистра 2, выходного регистра 5, регистра 4 исумматора 3 равна р=(в+О+8), а раэряд 166375850 ность регистра 10 равна 2 Р. Для определенности можно принять п 1=12, 0=4, р=24.В таблице показаны управляющие сигналы У 1 У 1 о и условные шаги работы ЦФ взависимости от микротактов - периодовследования импульсов с генератора 15 приреализации данного конкретного ЦФ,Шаг 1: исходное состояние:- в регистре сумматора 4 зафиксировано заранее рассчитанное числоЕ = КЗЧп+К 4 Чп- блок 8 находится в режиме ожидания, при этом триггер 18 находится в единичном состоянии и через элемент ИЛИ 19поддерживает счетчик 16 по входу й в нулевом положении,Шаг 2;- очередной импульс по входу 7 поступает вблок 8 синхронизации и принудительно устанавливает (или подтверждает) в нулевоесостояние счетчик 16 по входу Р через элемент ИЛИ 19. Одновременно по входу Бобнуляется триггер 18;- после того как на входе счетчика 16 устанавливается логический нуль, он начлнаетсчет импульсов с генератора 15, Начинаетизменяться код на входах адреса блока 17,и блок 8 начинает вырабать 1 вать управляющие сигналы У 1 У 1 о;- сопровождаемый импульсом по входу 7входной отсчет Хп поступает на параллельный вход входного регистра 2;-последовательно производятся действия:запись Хп во входной регистр 2, суммирование Хп+Е в сумматоре 3, запись Е.=Хп+Е в1 1регистр 4,Шаг 3:- число Е из регистра 4 переписывается ввыходной регистр 5, Управляющий сигналУу одновременно поступает на вход синхронйзэции выходного регистоа и на выход 9,При этом выходной отсчет Уп получается навыходной шине 6 автоматически из числа Евследствие того, что информация считывается со сдвигом на (-р) разрядов (умножениена коэффициент ЬО=2 Р).Шаг 4.- производится расчет Чп=Е-К 1 Чп-К 72 Чп,для чего осуществляется циклический сдвигинформации в регистре 10 на 24 разрядавлево через мультиплексор 12. При этом информация в регистре 10 о двух отсчетах состояний (Чп, Чп), представленная однимпоследовательным 48-разрядным кодом,получается переставленной местами (Чп,Чп.1). В процессе сдвига выходная информация регистра 10 (Ч,-2) записывается по последовательному входу во входной регистр2 через мультиплексор 11; 5 10 15 20 25 30 35 40- производится расчет промежуточной величины Часпром=Е-К 2 ЧП. При этом умножение производится рассмотренным ранее способом при помощи сдвигов и сложений (вычитаний);- снова производится циклический сдвиг информации в регистре 10 (Чп, Чп) на 24 разряда влево через мультиплексор 12. При этом информация снова меняется местами (ЧП, Чп). Одновременно с этим выходная информация из регистра 10 (Чп) записывается во входной регистр 2 через мультиплексор 11;- далее производится расчет Чп=ЧппромК 1 Чп.Шаг 5: производится одновременная последовательная пересылка информации Чп ЧпЧп,- информация Ч, поступает из регистра 4 на вход регистра 10 через мультиплексор 12; - одновременная пересылка Чп-Юппроизводится внутри регистра 10, После пересылки в регистре 10 будет информация (Чп, Чп); Но так как эта информация в следующем такте поступления очередного входного отсчета Хп "устареет", то в дальнейшем в предварительных расчетах она будет считаться на шаг "старее", т.е. (Чп, Чп)Шаг 6: производится предварительный расчет Е =КЗЧп+К 4 Чп, для чего:1- обнуляется регистр 4;- далее расчет аналогичен расчету нэ шаге 4.Шаг 7: подготовка исходного состояния: - в регистре 4 находится 2 =КЗЧп+К 4 Чп; - в регистре 10 - информация (ЧП, Чп): - блок 8 переводится в режим ожидания, так как в последнем управляющем слове из блока 17 по 11-му его выходу поступает сигнал нэ вход С-триггера 18 и переводит последний в единичное исходное состояние. Счетчик 16 принудительно переводится в нулевое состояние по входу установки нуля,Функционирование предлагаемого цифрового фильтра внутри периода Т поступления входных отсчетов Хп можно представить тремя участками (фиг,2);Тзапаздывания - участок получения Уп из Хп,Тподготовки - участок выполнения подготовительных расчетов до прихода очередного Хп;Тожидания - участок ожидания очередного входного отсчета после выполнения всегообъема вычислений в данном периоде Т.Тожидания необязателен для работы цифро-БОГО фильтра. ПРИ ЭТОМ Тсчета=ТЗапаздывания + Тподготовки - время выполнения полного объема вычислений за период Т.На фиг,2"а" и "в" приведены синхроимпульсы на входе 7 и выходе 9 соответственно; на фиг,2"б" и "г" - входной и выходной(-К 4 Ч,2 )-ф-ВСсумматора 4при (К - 1) 0 0 0 0 0 0 0 0 0 00 0 4 Чп 1 -э КС 24444 Чп -э-КС сумматора 4 при К=2455 Чп Ч -1 Чл-г6 0 КС с а 0 0 0 0 0 1 0 0 0 0 О 0 15 16 17 18 0 0 10 1 0 1 О 0 0 0 0 0 0 1 24. 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 умм тора 4ЧпКС 2УмнолениеЧК и оцно- временно фиксация проме, уф"точных резулв.татов в КС суи маторов 4 0 0 0 0 0 0 0 0 О 0 0 0 1 24,0 0 0 0 О 0 1 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 19 20 2 22 23 24 0 0 0 0 0 0 0 0 0 0 0 0 61бг.б отсчеты на входной 1 и выходной 6 шинах соответственно.Формула изобретения Цифровой фильтр, содержащий входной регистр, последовательно соединенные сумматор, регистр сумматора и выходной регистр, а также регистр состояний, первый и второй мультиплексоры и блок синхронизации, причем параллельный вход входного и выход выходного регистров являются входной и выходной шиной цифрового фильтра, о т л и ч а ю щ и й с я тем, что, с целью уменьшения фазового запаздывания выходного сигнала относительно входного и упрощения, введены первый и второй,элементы ИЛИ, выходы которых соединены с входами синхронизации входного регистра и регистра сумматора соответственно, выходы которых подключены к первому и второмувходам сумматора соответственно,вход переноса которого соединен с входом управления входного регистра и первым выходом блока синхронизации, второй и третий выходы которого соединены с входом разрешения параллельной записи входного регистра и управляющим входом первого Микр о У 1 У 2 УЗтакт 0 1. 1 0 0 0 1 1 1 0 0 1 2 0 0 0 0 0 3 0 0 0 0 0 0 0 0 0 0 0 0 1 240 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 9 0 0 0 0 0 10 0 0 1 24 п. 0 11 0 0 0 0 О.12 0 0 0 0 0 13 0 0 0 0 0 14 О 0 0 0 О мультиплексора соответственно, четвертый выход блока синхронизации соединен с первыми входами первого и второго элементов ИЛИ и входом синхронизации регистра состояний, а пятый, шестой, седьмой, восьмой, девятый и десятый выходы блока синхронизации соединены с вторым входом первого элемента ИЛИ, входом разрешения параллельной записи регистра сумматора, входом сброса регистра сумматора, вторым входом второго элемента ИЛИ, входом синхронизации выходного регистра и управляющим входом второго мультиплексора соответственно, причем младший разряд выхода регистра сумматора соединен с последовательным входом регистра сумматора и первым входом второго мультиплексора, выход которого соединен с входом регистра состояний, выход которого соединен с вторым входом второго мультиплексора и первым входом первого мультиплексора, выход которого соединен с последовательным входом входного регистра, старший разряд выхода которого соединен с вторым входом первого мультиплексора. У 7 У У У Усл. Комментарийб 9 /Ошаг+ ЧлО О О О О 57 58 59 60 61 62 0 6 О б 0 6 О О 24 ига орма двадцать четыре регистрах ЦФ од25 26 27 28 29 зо З 1 зг зз 34 35 36 З 7 38 39 40 41 42 43 44 45 46 47 48 1 1 1 1 1 1 1 1 1 1 1 1.1 1 1 1 1 1 1 1 1 0 0 0 О О 0 0 О 0 0 0 О 0 0 0 0 0 0 0 0 0 О 0 0 0 0 О О 0 0 0 О 0 0 0 О 0 1 0 0 О О 0 0 О О 0 0 0 0 О О О О 0 О О О О О 0 0 0 1 0 1 0 0 1 О 0 0 1 О 1 О .1 0 0 1 О 1 0 0 импульса овременно 0 0 О О О О О 0 0 0 О О О О О 0 О 0 0 0 О 0 О О О 1 0 О О 0 О О О О 0 О О О 1 0 1 О 1 О 1 О Продолжение таблицы КомментарЖ УмножениеЧ. К 2 и одйофвременно фиксацдя реэульетатов в КС сумф"маторе 4 Загрузка Ч " кС 2 УмножениеЧ 1 К 1 и одйовременно суммированиеЧц 1 К,1 +