Устройство для масштабирования

(191 01 С 06 Г 15731 ГОСУДАРСТВЕНИЦЙ НОМИТЕПО ИЗОБРНЕНИЯМ И ОТКРЬГГИЯП 1 И ГКНТ СССР ТЕН ПИСА АВ ГОРСКОМ(57) Лзобретенге относилительнотс технике и мокпользовано в спектральнляционном анализаторахке радиолокационных и гких сигналов, Целью изоляется повышение точнос инов и отображек вычис. ыть исение относитс хинке и может сш ния абироупр х фо муль Изобре тельной т пользован ной фильт т бло вления,мироогласован 1 ектроана.з системахации связи,стаои н пам8 па ти,ятитристате типл иплек с 1 ик мултабилли 117 и22,гищГп 1 я лизатор локации тных овьш 1 ение точ 8,ита влена б лок-схема схемы , и третьел а с вторсго равления (фиИЛИ 25, тригге оратор 28 имп эел 30 памят 4)26 схема образ элеме ов, сче поясняна фиг.бправлен 31 яс элемент И 27 г;ерте н чик 2 оп оке Цел: изобретения ности масштабирован На фиг,1 предста устроиства. на фиг,включения первого его сумматоров, на блока управления; ющнй преобразование размецение полей вьство СССР 548. 1978, тво СССР ИТАЛРОВР гР 5 тся к вычисет быть искорр "- при обр 3 бот идро куст п.сбретения явния сигналов в новый масштаб аргумента, для чего в его состав дополнительно введены четыре мультиплексора, четыре блока тристабильных формирователей, пять вычитателей, двасумматора и два умножителя, соединенные между собой таким образом,что в пассивном состоянии устройства для внешней системы реализуетсявозможность свободного доступа кмассивам оперативной памяти, а в активном состоянии устройство вычисляет значения отсчетов сигнала-образа,обрабатывая отсчеты сигнала-праобраэас применением интерполяции Бесселядля четырех узлов. Выигрыш в точности представления результата всравнении с устройством-прототипомсоставляет не менее 3,9 раз. 6 ил. Устроиство д(6) 30 Принцип действия известного устройства основан на том, что отсчеты результата масштабирования (сигнала- образа) Б (п ) вычисляются по алго (5 ритмуБ (и ) = И (и ) Б (и ),где И (и) - функция уравниванияэнергии,д(а а)М (и )да Я (и ) - значение сигнала-праоб"раза, соответствующее(и -му отс чету си гн алаобразца, вычисляемое по"средством линейной интерполяцииБ (и ) = К (и ) Я (и ) Б, (и )Б +Б, (и)где п(п )и п (и ) - номера отсчетов сиг 1нала-праобраза соответственно в нулевом ипервом узлах интерполяции по Лагранжу.В устройстве Б (и ) вычисляется как интерполяционный многочлен Бесселя для четырех узлов интерполяции. Он описывается выражением ча + 35 + Ьг) Ха ( +о 2 6 (С - 05) с (с - 1)где ( Уо = У УорУ = Уо У-,У Уг. У рУо У 2 У +2 уо +26 У- Уг 3 У У +3 уор3у (х)Г (х г ) - значение функции1в -м узле интера зполяции;Ь )Ь ,( - конечные разностисоответственнопервого, второгои третьего порядков.Соотношения (2) получены из общего соотношения Ь У; = (Ъ У(+ Ь У;Б Фиг,5 поясняет значения символовЯ хор хБ хр ББ Ь,Применительно к дискретному цредставлению сигналов установим следующие соответствия между номерами отсчетов сигнала-праобраза п и номерами узлов интерполяции 1 при вычислении п -го отсчета сигнала-образа посредством интерполяции Бесселя:х;=и,(и),у = Бп (и ), (5)= К (и),Очевидно, что Ь = Ь а, Тогда оказываются справедливыми соотношения(11)20 Выражение (11) является алгоритмом работы предлагаемого устройстваДля его функционирования составляется управляющая программа, содержащая 25И микрокоманд, Каждый и -й отсчетсигнала-образа вычисляется за одинтакт под воздействием п -й микрокоманды, Для составления управляющейпрограммы необходимо задаться значениями а , а , а, я, Д а и по нимрассчитать и определить сс, Н , рсДля каждого и рассчитываютсязначения М (и ), К (и ) (известноеустройство)Используя выражения (6)и (7) рассчитываются и (и ),и, (и ), п(и ), п(п ), А (и ),В (и), С (и), На основании вычис -ленных значений составляется управляющая программа, формат микрокоманды которой и пример ее содержания приведены на фиг.,б, Эта программа заносится в узел памяти блока управленияпо адресам 0 4 пс с.11 -Устройство работает по принципУ 45автомата с программным управлением.Оно может находиться в двух состояниях. "активном и пассивном, В активном состоянии происходит отображениев новый масштаб аргумента сигнала,записанного в блок 4 памяти, и запись результата в блок 8 памяти, Приэтом оба блока памяти отключаются отинформационного входа (выхода) устройства, не влияя на работу внешнейсистемы.В пассивном состоянии управлениеи доступ к блокам 4 и 8 передаютсянешней системе, которая осуществляет запись очередного преобразуемогосигнала и считывание результата всоответствии с алгоритмом своегофункционирования,При включении, а также по завершении преобразования сигнала либо покоманде внешней системы устройствопереходит в пассивное состояние,В пассивном состоянии значения логических уровней групп разрядов полей"Адрес" и "Данные" выхода блока 1управления не определены На нулевоми первом разрядах поля режима установлены "0" и "1" соответственно.С выхода нулевого разряда поля режима "0" подан на адресные входымультиплексоров 5, 6, 9 и 7, обеспечивая коммутацию их выходов с ихпервыми входами, При этом адресныевходы блоков 4 и 8 через мультиплексоры 5 и 9 подключены к адресному входу устройства, входы режима блока 4 и разрешения блока 2, режима блока 8 и разрешения блока 11подключены к управляющему входу устройства,С выхода первого разряда поля режима блока 1 управления "1" поданана входы разрешения блоков 3 и 10,в результате чего состояние их выходных разрядов.не определено.Таким образом обеспечивается дос -туп к массивам оперативной памятидля внешней системы в соответствии салгоритмом ее работы,Запуск устройства (перевод егов активное состояние) осуществляетсятолько под воздействием внешней системы, для чего на вход запуска-останова блока 1 управления подаетсясоответствующий импульс. При этом нанулевом и первом разрядах поля режима устанавливаются значения соответственно "1" и ".0"."1" с выхода нулевого разряда поля режима, будучи поданной на адресные входы мультиплексоров, подключает адресные входы блоков 4 и 8 к полю адреса блока 1 управления.Кроме того, уровень "1" черезмультиплексор б подается на вход режима, переводя блок 4 в режим чтения, и на вход блока 2, запирая его,а также через мультиплексор 7 навход блока 11, также запирая его,"О" с выхода первого разряда полярежима блока 1 управления подаетсячерез мультиплексор 6 на вход блока20 4, активизируя его, а также черезмультиплексор 7 на вход режима,активизируя блок 8 и переводя его врежим записи, а также на входы блоков 3 и 10, открывая их.Таким обраэом, обеспечивается отключение блоков 4 и 8 от внешнейсистемы и передача управления блоку1 управления.10С выхода поля адреса блока 1 управления адреса значений сигналапраобраза в узлах интерполяции А(-1),А(0), А(1), А(2) подаются на адресный вход блока 4, а адрес и - наадресный вход блока 8. Считанныеиэ блока 4 значения сигнала-праобраза .в узлах интерполяции Б (и ) (и ),Б (и)(и), Б (и,)Д (и),Б (и )(и ) одновременно черезблок 3 поступают;Б (и,) (и ) и Б (и )(и ) - навходы второго сумматора 16 с выхода которого снимается значение Р (и );Б (и,) (и ) иБ (и )(и) - соответственно на входы уменьшаемогои вычитаемого первого вычитателя 15,с выхода которого снимается значениеЕ (и );Б (и)(и ) иБ (и.)(п ) - соответственно на входы уменьшаемогои вычитаемого второго вычитателя 12,с выхода которого снимается значениеГ (и);Б (ио) (и ) и 1 Б (и у ) (и ) соответственно на входы уменьшаемогои вычитаемого третьего вычитателя 13,с выхода которого снимается значениеС (и);)Б (П (и ) н В (и )(п ) соОответственно на входы уменьшаемого ивычитаемого четвертого вычитателя 14,с выхода которого снимается значение/вычитателя 12 и значение С (и) свыхода третьего вычитателя 13 поступают на входы соответственно уменьшаемого и вычитаемого пятого вычитателя 17, с выхода которого снимаетсязначение 1 (и),Значение Е (и ) с выхода первоговычитателя 15 поступает на первый ивторой входы третьего сумматора 19,с выхода которого снимается значениеЗЕ(и ),Значение Н (и ) с выхода четвертого вычитателя 14 и значение 3 Е (и )с выхода третьего сумматора 19 поступают соответственно на входы уменьшаемого и вычитаемого шестого вычитателя 18, с выхода которого снимаетсязначение 3 (и),Значение Е (и ) с выхода первоговычитателя 15 поступает на вход первого умножителя 22, на второй входкоторого с соответствующей группыразрядов поля данных блока 1 управления подается значение А (и ). Таким образом, с выхода первого умножителя 22 снимается значение произведения Е (и ) А (и ).С выхода пятого вычитателя 17 напервый вход второго умножителя 20 подается значение 1 (и); а на его второй вход с соответствующей группыразрядов поля данных блока 1 управления подается значение В (и ). Таким образом, с выхода второго умножителя снимается значение произведения1 (и 1) В (иф )С выхода шестого вычитателя 18,значение 1 (и ) подается на первыйвход третьего умножителя 21, на второй вход которого с соответствующейгруппы разрядов поля данных блока 1подается значение С (и), Такимобразом, с выхода третьего умножителя снимается значение произведения,1 (и) С (и ).Значения произведенийЕ (и) А (и),1 (и ) В (и), 1 (и ф) С (и) с выходов соответственно первого, второгои третьего умножителей 22 20 и 21Фи значение Э (и ) с выхода второгосумматора 16 подаются на входы пер"вого сумматора 23, с выхода которогоснимается значение Я (и ).Значение Б (и ) с выхода первогосумматора 23 подается на вход четвертого умножителя, 24, на другой входкоторого с соответствующей группы )разрядов поля данных блока подаетсязначение М (и ), Таким образом, свыхода четвертого умножителя снимается значение Я (и ), вычисленное по алгоритму (11), которое черезблок 10 подается на информационныйвход второго блока 8 и записываетсяв него по адресу и,1По завершении обработки входнОго )сигнала под воздействием блока 1 устройство переходит в пассивное состояние, предоставляя управление и доступ к блокам 4 и 8 внешней системе, 1 ь 9)б 5Формул а изобретения Устройство для масштабирования, содержащее два блока памяти, два умножителя, первый сумматор, блок управления и первый вычитатель, причем выход первого вычитателя соединен с входом первого сомножителя первого умножителя, выход которого сое; динен с входом первого слагаемого первого сумматора, вход второго слагаемого которого соединен с выходом 1 О второго умножителя, вход первогосомножителя которого соединен с выходом поля данных блока управления ивходом второго сомножителя первогоумножителя, о т л и ч а ю щ е е с ятем, что, с целью повышения точности,в него введены четыре мультиплексора, с второго по шестой вычитатели,третий и четвертый умножители, второйи третий сумматоры, четыре блока тристабильных формирователей, причемвходы разрядов данных устройства 25соединены с информационными входамипервого блока тристабильных формирователей, выходы которого соединены с информационными входами второго блока тристабильных формировате- ЗОлей, информационными входами и ин -формационными выходами соответствующих разрядов первого блока памяти,адресный вход которого соединен свыходом первого мультиплексора, входвыбора режима первого блока памятисоединен с входами разрешения выда-,чи первого блока тристабильных формирователей и выходом второго мультиплексора, выходы третьего блока три Остабильных формирователей соединеныс информационными входами четвертогоблока тристабильных формирователей иинформационными входами и информационными выходами соответствующих разрядов второго блока памяти, адресныйвход которого соединен с выходом третьего мультиплексора, вход выборарежима второго блока памяти соединенс выходом четвертого мультиплексораи входами разрешения выдачи четвертого блока тристабильных формирователей, выходы которого соединены синформационными входами первого блокатристабильных формирователей и выходом устройства, входы уменьшаемогои вычитаемого второго вычитателя ивходы уменьшаемого и вычитаемого третьего вычитятеля соединены г выходами соответственно с первой по четвертую групп второго блока тристабильных формирователей, входы уменьшаемого и вычитаемого четвертого вычитателя и входы уменьшаемого и вычитаемого первого вычитателя соединены соответственно с выходами первой, четвертой, третьей и второй групп второго блока тристабильных элементов, входы первого и второго слагаемых второго сумматора соединены соответственно с выходами третьей и второй групп второго блока тристабильных формирователей, выходы второго и третьего вычитателей соединены с входами соответственно уменьшаемого и вычитаемого пятого вычитателя, выход которого соединен с входом второго сомножителя второго умножителя, выходы четвертого вычитателя и третьего сумматора соеди" иены с входами соответственно уменьшаемого и вычитаемого шестого вычитателя, выход которого соединен с входом первого сомножителя третьего умножителя, выход которого соединен с входом третьего слагаемого первого сумматора, вход четвертсго слагаемого и выход которого соединены соответственно с выходом второго сумматора и входом первого сомножителя четвертого умножителя, выходы разрядов которого соедчнены с информационными входами третьего блока тристабильных формирователей, выход поля данных блока управления соединен с входами вторых сомножителей третьего и четвертого умножителей, выход поля адресов блока управления соединен с первыми информационными входами первого и третьего мультиплексоров, вторые информационные входы которых соединены с входом адресов устройства, вход управления которого соединен с входом запуска-останова блока управления и вторыми информацион" ными входами второго и четвертого мультиплексоров, первые информационные входы которых соединены с выходдом поля признаков режима блока правления, адресными входами с первсго по четвертый мультиплексоров и входами разрешения выдачи второго и четвертого блоков тристабильных формирователей.Корректор Н,Корол Заказ 1523 Тираж 420НИИПИ Государственного комитета по изобр113035, Москва, Ж, Рауш Подписное роизводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 Составитель А,Зор едактор А.Огар Техред М,Иоргентатениям и открытиям при ГКНТ СССская наб д. 4/5