Многоканальный аналого-цифровой преобразователь

) Н ОЗМ 1/3 ИСАНИЕ ИЗОБРЕТЕНИ альны 978,ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(7.1) Новосибирский государственный университет им. Ленинского комсомола (72) Е. В Ложухова(56) Балакай В,Г. и др. Интегр е схемы АЦП и ЦАП. М.: Энергия, 1 с. 246-248.Гнатек Ю.Р, Справочник по цифроаналоговым и аналого-цифровым преоб разователям. М 1982, с. 425, рис. 5-93.(57) Изобретение относится к автоматике и измерительной технике и можетбыть использовано в системах управления для параллельного квантования сосредней частотой большого числа аналоговых сигналов и для квантованияс высокой частотой одиночных аналоговых сигналов. Цель изобретениярасширение, области применения за счеувеличения динамического диапазонапреобразования. Цикл преобразованияаналого-цифрового преобразователя на13 39890 чинается по внешнему запускающему импульсу, поступающему на вход блока 15управления, на выходах которого в зависимости от значения кода режима вырабатывается последовательность управляющих еигнапов, соответствующихмногоканальному илй одноканальномупреобразованию. В многоканальном режиме на вход суммирования счетчика 8поступают импульсы переноса со счетчика 7, по которым предыдущее содержимое счетчика 8 запоминается в регистре 9 на время такта. Выходной кодсчетчика 8 управляет цифроаналоговымпреобразователем 10, напряжение с которого поступает через делитель 2 напервые входы блока 1 компараторов длясравнения с входными сигналами. Причем в этом режиме генераторьз 13, 14стабильного тока отключены от входа Изобретение относится к областиавтоматики и измерительной техники иможет быть использовано в системах управления для параллельного квантования со средней частотой большого5 числа аналоговых сигналов и для квантования с высокой частотой одиночных аналоговых сигналов.Целью изобретения является расширение области применения за счет увеличения динамического диапазона преобразования.На фиг.1 и 2 изображены структурные электрические схемы устройства и его блока управления соответственно, на фиг,З и 4 - временные диаграммы, поясняющие работу устройства в многоканальном и одноканальном режимах соответственно.20 Многоканальный аналого-цифровой преобразователь (АЦП) содержит (фиг.1) блок компараторов 1.0-1.М, делитель 2 напряжения, регистры 3 и 4 на М разрядов, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.0-5.М, мультиплексор 6, двоичные счетчики 7 и 8 (К- и Р-разрядные), регистр 9 на Р разрядов, цифроаналоговый преобразователь (ЦАП) З 0 10, токовые ключи 11 и 12, генератоделителя 2 с помощью токовьх ключей11, 12, Результаты сравнения поступают на входы синхронного формирователя импульсов, состоящего из регистров3, 4 и блока 5 элементов ИСКЛЮЧАЮЩЕЕИЛИ. Циклический опрос в каждом тактесостояний блока 5 осуществляется спомощью мультиплексора 6 и счетчика 7.В режиме одноканального преобразования аналого-цифровой преобразовательработает по типу последовательно-параллельного преобразователя сигнала,поступающего на входы всех компараторов блока 1, При этом с помощьюблока 15 управления и токовых ключей11, 12 осуществляется поочередноеподключение к делителю 2 генераторов 13, 14, что соответствует формированию "грубой" и "точной" шкал преобразователя, 1 з,п. ф-лы, 4 ил. 2ры 13 и 14 стабильного тока и блок 15 управления.Блок 15 управления (фиг.2) содержит триггеры 16 и 17, элементы И 18- 20, элемент И-НЕ 21, мультиплексоры 22-26, счетчик 27 по модулю три, элемент НЕ 28, элементы И 29 и 30, элемент НЕ 31, счетный триггер 32, тактовый генератор 33, элемент И 34, элемент И-НЕ 35, элемент И 36, П- триггер 37 и элемент ИСКЛЮЧАЮЩЕЕ 1 ИЛИ 38.На временных диаграммах фиг.З и 4 отмечены моменты с выработки переднег фронта импульсов переноса2 -1" счетчика 7, а также показаны длительностьодного такта, величина П амплитудного диапазона и входных сигналов ЦАП 10, величина П амплитудного диапазона входных сигналов, выходной сигнал П ЦАП 10, величина напряжения 0 на втором входе делителя 2, сигнал С на прямом выходе тактового генератора 33 и сигналы 1 - 1 и 0 - 0 на первом - пятом вхо" дах и на первом - десятом выходах блока 15 управления соответственно. Кроме того, показаны сигналы П-П и сигнал П на вторых входах блока компараторов 1.0-1.7 соответственно наразом 13 фиг.3 и 4 (Одноканальный режим рабо - ть, 8-канального 4-разряпного варианта устройства),Устройство работает следующим обПикл преобразования сигналов инициируется внещним запускающим импульсом 1 который поступает на первый вход блока 15 управления (фиг.2). В зависимости от значения кода режима 1 на выходах блока управления вырабатывается последовательность управляющих сигналов, соответствующая многоканальному режиму (фиг.3) или режиму одноканального устройства (фиг.4). Так, в многоканальном режиме на вход суммирования счетчика 8 и вход синхронизации регистра 9 поступают импульсы переноса счетчика 7, по которым в моменты Т, предыдущее содержимое счетчика 8 запоминается в регистре 9 на время такта г а содержимое счетчика 8 увеличивается на единицу. Выходной код счетчика 8 управляет ЦАП 10, который в этом случае вырабатывает ступенчато нарастающее нарпряжение с квантом П /2 . Это напряжение поступает на первый вход делителя 2 из М одинаковых резисторов сопротивлением К, а с его выходов на первые входы блока компараторов 1,0-1.М. Так как в этом режиме генераторы 13 и 14 стабильного тока отключены от второго входа делителя 2, то на первые входы компараторов 1.0- 1,Мпоступают одинаковые сигналы, равные П(1;), в многоканальном режиме эталойный сигнал П (г.,) одновременно сравнивается со всеми измеряемыми сигналами 0 (г.,) -П ,(С ), поступающими на вторые входы компараторов 1.0-1.М. Результаты этих сравнений поступают с выходов компараторов на входы М-канального синхронного формирователя импульсов длительностьюсостоящего из соединенных последовательно регистров 3 и 4 и блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5,0-5.М, соединенных первыми ивторыми входами с выходами регистров 3 и 4, подключенных входами синхронизации и установки нуля к выходу переноса "2 -1" счетчика 7 и к третьему выходу блока 15 управления. Такая схема обеспечивает формирование только одного импульса по каждому из каналов за все время цикла преобразования на интервале г.; -; в случае, если на интер 39890вале Г, - ;, сигнал П(1;) превысилизмеряемое напряжение в этом каналеи соответственно компаратор этого канала изменил на интервалесвое нулевое состояние на епиничное,т.е, обеспечивает формирование импульса на выходе элемента ИСКЛ 10 ЧАЮЩЕЕИЛИ 5.1 на интервале Т, -С в тече ние которого в регистре 9 хранитсяР-разрядный цифровой эквивалент входного сигнала Г (Т), Это позволяет совместить время установления сигналаБ (;) в следующее состояние с време нем анализа результатов сравнения егопредыдущего состояния с измеряемымисигналами и формирования сигналов готовности результатов путем циклического опроса в каждом такте ;+, 20 состояний блока элементов ИСКЛЮЧАЮЩЕЕИЛИ 5.0-5,Мс помощью двоичногомультиплексора б и счетчика 7. В каждом такте преобразования счетчик 7формирует двоичную последовательностьк 25 номеров каналов от нуля до М= 2 -1на адресных входах мультиплексора би выходные сигналы элементов ИСКЛОЧАЮЩЕЕ ИЛИ поочередно подключаются кпятому входу блока 15 управления, ко торый в случае единичного сигнала навыходе мультиплексора б формируетсигнал готовности результата на своемдевятом выходе. По этому сигналу готовности с выходов регистра 9 считы вается Р в разрядн двоичный эквивалент измеряемого сигнала П(С ), а свыходов счетчика 7 - двоичный номер1 его канала, Таким образом, такаясхема обеспечивает формирование пос ледовательности Р-разрядных цифровыхэквивалентов всех измеряемых сигналовП,(с;)-Б,м,(г.,) и двоичных номерових каналов на выходе соответственнорегистра 9 и счетчика 7 за время од ного цикла преобразования 2 й метоРдом последовательного счета приращений с уплотнением цифровых результатов.АЦП переводится в режим однока нального 2 К-разрядного последовательно-параллельного преобразования путемпростого изменения одноразрядного кода режима 1 на втором входе блока 15управления. При работе устройства в 55 одноканальном режиме в каждом циклепреобразования входногс сигнала Облок управления вырабатывает последовательность управляющих сигналов(фиг.4). В этом режиме работы в ис"ходном состоянии, т.е. до прихода запускающего импульса 1, к второму входу делителя 2 из М одинаковых резисторов сопротивлением К подключен ге 5нератор 13 стабильцого тока Л, а выходной сигнал Б(С,) равен нулю в соответствии с нулевым содержимым счетчиком 8, что обеспечивает формирование на выходах делителя 2 "грубой"шкалы опорныхэквидистантных напряжекний с квантом 0/2 = АК в диапазоне от нуля до Б. Таким образом, в исходном состоянии производится сравнение вхоДного сигнала У к с опоРными 5к кнапряжениями Б /2 -У М/2, поступающими на первые входы компараторов1.0-1.Мс выходов делителя 2. Этот результат сравнения поступает на входы регистра 3, который в этом режиме 20 совместно с регистром 4, блоком элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.0-5.М, мультиплексором б и счетчиком 7 выполняет функцию последовательного приоритетного шифратора М-разрядного 25 унитарного кода компараторов 1.0- 1.М в двоичный К-разрядный код счетчика 7. С приходом запускающего импульса в момент г.,в регистр 3 заносится М-разрядный код компараторов - результат 30 сравнения сигнала П к(,), равного П,(1+ 1) /2 с Н ( о) к Ущ(1+ 2) /2с опорными напряжениями 11,/2 -Б М/2 где 1 - наивысший из номеров компараторов 1,0-1.1, опорные напряжения ко торых меньше величины 0(г.,). В этот же момент Т, предыдущее нулевое содержимое регистра 3 переписывается в регистр 4 и соответственно выходные сигналы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.0-5.1 остаются в исходном, нулевом состоянии, а выходные сигналы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.1+ 5-Мустанавливаются в единичное состояние на время такта -Г,. На интервале 1, -С, 45 счетчик 7 формирует на адресных входах мультиплексора б двоичную последовательность чисел от нуля до М- 2 -1 и выходные сигналы элементов ИСКЛЮЧЛЮЩЕЕ ИЛИ 5.0-5.Мпоочередно подключаются к пятому входу блока управления, который вырабатывает на своем седьмом выходе сигнал Ог разрешения предустановки счетчика 8 от момента Г до момента появления единич ного сигнала на выходе мультиплексора б. Соответственно в счетчик 8 по входам предустановки его старших разрядов заносится последовательность двоичных чисел от нуля до +1 с выхо - дов счетчика 7, Таким образом, в схеме обеспечивается преобразование М- разрядного унитарного эквивалента опорного напряжения У(1+1) /2" в дво - ичный код счетчика 7 и занесения его в счетчик 8. В соответствии с содержимым счетчика 8 выходной сигнал ЦАП 10 устанавливается к моментурав -кг ным 1.,(1+1)/2 . А поскольку в моментпосредством изменения сигналов О и Ог ца входах управления ключей 11 и 12 генератор 13 стабильного тока А отключился, а генератор 14 стабильного тока Л подключился к второму входу делителя 2, то на первых входах компараторов 1.0-1.Мк моменту С устанавливается шкала точных" опорных напряжений с квантом У /2 =А Ккг в диапазоне от 1 (1+1) /2 до 1) (1+2)/кЫ /2 . В момент г результат сравнения сигнала И(е ) со шкалой точных" опорных напряжений заносится в регистр 3, а результат первого такта преобразования переписывается с выходов счетчика 8 в регистр 9 и счетчик 8,обнуляется по входу установки нуля. Так же, в момент Тг генератор 13 стабильного тока Л, подключается, а генератор стабильного тока А отключаетсягот второго входа делителя 2, что обеспечивает установление к моменту3 исходной, "грубой" шкалыэквидистантных опорных напряжений на первых входах компараторов 1.0-1.М. На интервале . -происходит преобразование М-разрядного унитарного кода компараторов в двоичный К-разрядный код счетчика 7 аналогично преобразованию на интервале Т, -1, за тем исключением, что сигнал О, разрешения предустановки счетчика 8 не вырабатывается, а вырабатывается сигнал О готовности результата на девятом выходе блока управления в тот момент, когда содержимое счетчика 7 соответствует К младшим разрядам цифрового эквивалента сигнала Б (С ) . По сигналу готовности старшие разряды результата считываются с выходов регистра 9, а младшие его разряды - с выходов счетчика 7. Таким образом, в одноканальном режиме работы обеспечивается формирование 2 К - разрядного двоияного эквивалента сигнала 0) последовательно-параллельным методом за в рем я цикла, це прев ышающее 31,.Регулярная структура А 1 П позволяет практически полностью совместить элмецты многокдцдпьцого устройства последовательного счета приращений с уплотнением цифровых результатов и одноканального устройства последовательно-параллельного типа, обеспечивает расширение допустимого частотного спектра измеряемых сигналов в многоканальном режиме в М раз и в одноканальном режиме в 2 Р/3 раз и соответственно расширяет область применения предлагаемой схемы по сравнениюсо схемой последовательного счетаприращений с цифровым коммутатором. Формула изобретения 1. Многоканальный аналого-циФровой преобразователь, содержащий блок компараторов, первые входы которого яв - ляются соответствующими шинами входных сигналов, первый регистр, выходы которого являются соответствующими выходными шинами, мультиплексор, адресные входы которого соединены с соответствующими выходами разрядов пер - вого двоичного счетчика, цифроаналоговый преобразователь, входы которого соответственно объединены с информационными входами первого регистра и подключены к соответствующим выходам разрядов второго счетчика, и блок уп -равления, первый вход которого является шиной запуска, а первый выходсоединен со счетным входом первогодвоичного счетчика, о т л и ч а ющ и й с я тем, что, с целью расширения области применения за счет увеличения динамического диапазона преобразования, в него введены второй итретий регистры, делитель напряжения,первый и второй токовые ключи, первыйи второй генераторы стабильного токаи блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,первые входы которого соответственнообъединены с информационными входамитретьего регистра и подключены к соответствующим выходам второго регистра, информационные входы которого соответственно соединены с выходамиблока компараторов, вторые входы которого подключены к соответствующимвыходам делителя напряжения, первыйвход которого соединен с выходом цифроаналогового преобразователя, а второй вход подключен к выходу второготокового ключа, токовый вход которого г 10 15 20 25 30 35 40 45 50 55 соединен с выходм вторг гсцердторд стабильного токд, д вход упрдвпецця - с вторым выходом блока управления, второй цход которого является пцшой режима, а третий вход обьепицец с входами синхронизации второго и третьего регистров и подключен к выходу переноса первог двоичного счетчика, выходы разряцов которого являются соответствующими шинами номера кацапа и соответствеццо подключены к информационным входам старших разрядов второго двоичного счетчика, информационные входы младших разрядов которого являются шиной логического нуля, а выход переноса соединен с четвертым входом блока управления, пятый вход котого соединен с выходом мультиплексора, информационные входы которого соединены с соответствующими выходами блока элементов ИСКЛЮЧА 10 ЩЕЕ ИЛИ, вторые входы которого соединены с соответствующими выходдми третьего регистра, вход сброса которого объединен с входом сброса второго регистра и подключен к третьему выходу блока управления, четвертый выход которого подключен к входу управления первого токового ключа, токовый вход которого соединен с выходом первого генератора стабильного тока, а выход - с вторым входом делителя напряжения, при этом пятый, шестой и седьмой выходы блока управления подключены соответстьенно к счетному входу и входам сброса и записи второго двоичного счетчика, восьмой выход блока управления соединен с входом синхронизации первого регистра, а девятый и десятый выходы являются соответственно шиной готовности и шиной окончания преобразования.2, Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что блок управления выполнен на первом, вто-. ром, третьем, четвертом, пятом, шестом и седьмом элементах И, первом и втором элементах И-НЕ, первом, втором, третьем, четвертом и пятом мультиплексорах, счетчике по модулю три, первом и втором элементах НЕ, счетном триггере, первом, втором и третьем Э-триггерах, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ и тактовом генераторе, прямой выход которого соединен с первым входом шестого элемента И, второй вход которого объединен с П-входом счетного триггера и подключен к инверсному9 1 19 выходу счетного триггера, прямой выход которого соединен с первым входом пятого элемента И и является первым выходом блока управления, а С-входс счетного триггера соединен с прямым выходом тактового генератора, инверсньгй выход которого подключен к второму входу пятого элемента И, а вход управления соединен с прямым выходом первого Р-триггера, 0-вход которого объединен с Р-входами второго и третьего В-триггеров и является шиной нулевого потенциала, Б-вход первого В-триггера объединен с Б-входом вто рого 0-триггера и является первым входом блока управления, а С-вход объединен с Б-входом третьего Э-триггера и подключен к выходу второго элемента И-НЕ, первый вход которого объединен с первым входом седьмого элемента И и первым информационным входом третьего мультиплексора и подключен к выходу шестого элемента И, а второй вход второго элемента И-НЕ объединен с вторым входом седьмого элемента И и подключен к инверсному выходу второго Р-триггера, С-вход которого соединен с выходом второго мультиплексора, адресный вход которого объединен с адресными входами первого, третьего, четвертого и пятого мультиплексоров, первыми входами первого, второго и третьего элементов И, первым входом первого элемента35 И-НЕ и является вторым входом блока управления, вторым выходом которого является выход третьего элемента И, второй вход которого подключен к первому выходу элемента ИСКЛЮЧАЮТЕЕ ИЛИ, первый и второй входы которого подключены к соответствующим информационным выходам счетчика по модулю три, счетный вход которого через первый элемент НЕ подключен к третьему входу45 шестого элемента И, при этом выход седьмого элемента И соединен с вторым информя цн Оннутнхопом третье ГО муль - типлексора, выход которого янляется третьим выходом блока управления, четвертым выходом которого является выход второго элемента И, второй вход которого объединен с первым входом четвертого элемента И и подключен к второму выходу элемента ИСКЛЮЧйОШЕЕ ИЛИ, первый информационный вход четвертого мультиплексора является шиной логической единицы, а первые информационные входы второго и пятого мультиплексоров объединены с С-входом третьего 0-триггера и подключены квыходу переполнения счетчика по модулю три, счетный вход которого объединен с вторыми информационными входами четвертого и пятого мультиплексоров, вторым входом первого элемента И-НЕ и является третьим входом блока упра" вления, четвертым входом которого является второй информационный вход второго мультиплексора, а пятым и шестым выходом - соответственно выходы четвертого мультиплексора и первого элемента И, второй вход которого соединен с инверсным выходом третьего триггера, причем седьмым выходом блока управления является выход первого элемента И-НЕ, третий вход которого соединен с первым информационным выходом счетчика по модулю три, а четвертый вход - с выходом второго элемента НЕ, вход которого объединен с вторым входом четвертого элемента И и третьим входом пятого элемента И и является пятым входом блока управления, восьмым выходом которого является выход пятого мультиплексора, девятым выходом - выход первого мультиплексора, первый и второй информационные входы которого соответственно подключены к выходам четвертого и пятого элементов И, десятым выходом блока управления является выход второго элемента И-НЕ.1339 Я 90 оставитель В.Войтовехред Л.Сердюкова орректор М, Пожо Редактор Л.Гратилло Подписно Зака 3035,роизводственно-полиграФическое предприятие, г. Ужгород, ул ектная,145 ОФ ОЯ И 01 Об Об 07 03 09 010 45/55 Тираж 901 ВНИИПИ Государственного комитета ССС Рлам изобретений и открытийсква, Ж, Раушская наб., д. 4/