Устройство для обращения матриц

/34 51) С 06 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ТННТ СССР НИЕ ИЗОБРЕТЕНИЯ ВИДЕТЕЛЬСТВУ К АВТОРСН 4-24 Целью изобрете ние функционал ройства за сче теля обращаемо ве, содержащем импульсов, три ввода и вывода тся р ожнос сширеей устределитройстовыхблоки ия явл 2 Бюл.и И.18. 8)свид ния оп В ус р такт тчик,ельный ения оычисле атриць 1.Чеба генерат гер сч вычисли тельство СССРР 15/347,1986,льство СССРГ 15/347, 1985.ОБРАЩЕНИЯ МАТРИЦосится к автомай технике и моо в специализиычислителях. лок,ащеритме зован метод исклю атрицы, основанны е иде С 0 на ал ация ается ов на ния Гау дици- пере- аждом а-Жорцана. Модиф о алгоритма закл вке строк и стол рекуррентной про атрицы. 6 ил. онн о тан ельн зова ращеры ге ия рованных матричных Изобретение относится .к вычислительной технике, предназначено. цля выполнения операций, связанных с обращением матриц, и может быть использовано в специализированных устройствах обработки информации при решении задач, сводящихся к действиям над матрицами.Цель изобретения - расширение Функциональных воэможностей путем вычисления определителя обращаемой матрицы.На фиг. представлена схема предлагаемого устройства для обращения матриц; на фиг.2 - схема блока ввода; на фиг.3 - схема вычислительного блока; на фиг.4 - схема блока вывода; на фиг5 - схема арифметического узла; на фиг.6 - схема коммутатора.Устройство содержит генератор 1 тактовых импульсов, триггер 2, прямой выход 3 триггера 2, обратный вы(21) 4421734/2 (22) 05.05.88 (46) 30.06.90. (72) А.П.Царев (53) 681,325(0 (56) Авторское Кф 387013, кл.Авторское с В 1339585, кл. (54) УСТРОЙСТВ (57) Изобретен тике и вычисли жет быть испол,ЯО 1575204 А 1 ход 4 триггера 2, счетчик 5, выход 6счетчика 5, группу входов устройства 7, бпок 8 ввода, вычислительныйблок 9, вторую группу информационных входов 10 блока ввода, блок 11вывода, группу выходов 12 устройства.Блок ввода 8 содержит (И +1) мультиплексоров 13, (И+1) злементов И 14.Вычислительный блок 9 содержит (Б +1)регистров 15, умножитель 16,(20-1)делителей 17, (Н) инверторов. 18,(где , = 1, М - 1) содержит умножитель 22, сумматор 23,В устройстве реализован алгоритмдля обращения- матрицы порядка М,основанный на методе исключения. Обращение матрицы А порядка Б происходит за М итераций. На каждой итерации(М1 40 45 50 55 вычисляется новая матрица А , где-а,(о) г (О) Ч - (Здесь А =А = (а ; А =А = а- искомая обращенная матрица, Для вычисления определителя матрицы А вводится дополнительный эле(омент а= 1 и на каждой итерации параллельно с вычислением промежуточной матрицы АЯ) вычисляется значение а " , где и = 1,Ю, следующим(с)е А аоПри включении устройства триггер 2 устанавливается в О", т.е. на прямом выходе 3 триггера 2 устанавливается О, а на обратном выходе 4 триггера 2 устанавливается . Счетчик 5 устанавливается в О", на выходе 6 счетчика 5 - О. На выходе б счетчика 5 устанавливается 1 только тогда, когда содержимое счетчика .5 меняется с О на 1. Во всех остальных случаях на выходе 6 счетчика 5 - О. Устройство готово к работе.Устройство работае г следующим образом.С выхода генератора 1 тактовьи импульсов поступает на вход триггера 2 тактовый импульс, в результате чего триггер 2 меняет свое состояние на обратное, т.е. на прямом выходе 3 триггера 2 устанавливается 1", на обратном выходе 4 триггера 2 устанавливается О". Содержимое счетчика 5 увеличивается на 1 только тогда когда на прямом выходе 3 триггера 2 устанавливается 1", поэтому на первом такте в счетчике 5 устанавливается 1. Если в счетчике 5 запи" сано (Я), то при установке 1 на О 5 20 25 30 35 прямом выходе триггера 2 устанавливаегся О. На выходе б счетчика 5 устанавливается 1", которая поступает на первый управляющий вход блока 8 ввода и с первого управляющего входа на управляющие входы мультиплексоров 13 которые работают следующим образом: если на управляющем входе 1", то на выход пропускают данные с входов 7; если на управляющем входе О", - то данные с входов 10. Вследствие того что на управляющие входы мультиплексоров 12 подана 1 , то с входов 7 пропускаютсяданные а ; а , а а,д и,(о) ., (а) (о) (о)о ф л фа фф так как с прямого выхода 3 триггера 2 на управляющие входы элементов И 14 блока 8 ввода и на тактовые входы регистров 15 подается 1", данные поступают на информационные входы вычислительного блока 9 и записываются в регистры 15, причем в регистр 15 записывается элемент а( , а в ре(о)гистр 15 , где х) = 1,И , эле-, мент а.(Далее на выходе умножителя 1 б Формируется а о а , и записываетсяГо) (о)1,в регистр 21 . На выходе делителя 17 Формируется 1/а(,) и поступает на 1.1 вход коммутатора 20. На выходе делителя 17.;, где 1 = 2,Я, Формирует(о)ся аЮ, /ана вьиоде;.(елителя 1 где ) = М + 1, 2 Н - 1, Форми(о (о(руется а " /а,и поступает1на ) -Б +1.1 вход коммутатора 20. На выходе инвертора 18; где 1., и поступает на 1. а + 1 выход коммутатора 20 и на первые входы арифметических узлов 19 " где ) =. 1 Б - 1.9 Ф Одновременно с этим генератор 1 тактовых импульсов вырабатывает следующий тактовьй импульс, который, поступая на вход триггера 2, устанавливает его в обратное состояние, т.е, на прямом выходе 3 триггера 2 устанавливается О", а на обратном выходе 4 триггера 2 устанавливается 1". С прямого выхода 3 триггера 2 О", поступая на вход счетчика 5, не изменяет его содержимое, на выходе 6 счетчика 5 присутствует "0". "О на прямом вьиоде 3 триггера 2 не позволяет записывать информацию через ,блок 9 ввода в регистры 15, "1 с обратного выхода 4 триггера 2 подается на тактовые входы арифметичес 1575204ких узлов 19 и синхронизирует поступающие на их информационные входы данные, На выходе арифметическогоузла 19;, где х,11,М - 1, формию + И 1, с 1щ1 н,11+11 1,1Аг и поступает на+ 1,1 + 1 вход коммутатора 20. Из коммутатора 20 данные поступают на информационные входы регистров 21 (фиг.6) и записываются в них, Таким образом в регистре 21 записывается а, в регистр 21,(1)1 ю 1 э где 1, 1 = 1,Б, записывается а.111 Генератор 1 тактсвых импульсов"вырабатывает третий тактовый импульс, который поступает на счетный вход триггера 2, в результате чего на прямом выходе 3 триггера 2 устанавливается "1", а на обратном выходе 4 триггера 2 устанавливается ф 0", Содержимое счетчика 5 становится "2", на выходе 6 счетчика 5 - "0". С прямого выхода 3 триггера 2 "1" подается на тактовые входы регистров 15 и 21 и на управляющие входы элементов И 14 блока 9. С выхода 6 счетчика 5 "0" подается на управляющие входы мультиплексоров 13 блока 9, в результате чего происходит считывание из регистров 21, данные из которых подаются на информационные входы 10 блока 8 ввода. Через мультиплексоры 13 данные проходят с входов 10 и далее проходят через элементы И 14 блока 8 ввода и поступают на входы регистра 15. Далее устройство работает аналогично первому такту, На 4-м, 6-м(2 Ь)-.м тактах. устройство работает аналогично второму такту; на 5-м, 7-м(20-1)-м тактах - аналогично третьему такту. В конце такта в регистре 21 присут(й 1ствует а, т.е. бей А. В регистре 21; , где 1,1 = 1,Н; а 1.".1,элемент искомой обращенной матрицы А На (2 Я + 1)-м такте на входы 7 блока 8 ввода можно подавать элементы следующей матрицы В, подлежащей обращению. Генератор 1 тактовых импульсов вырабатывает (2 И + 1)-й тактовый импульс, который поступает на счетный вход триггера 2. В результате этого на прямом выходе 3 триггера 2 присутствует "1", и поэтому содержимое счетчика 5 изменяется с "0" на "1" и,следовательно, на выходе 6 счетчика 5 присутствует "1",. тем самым элементы новой матрицы В свходов 7 блока 8 ввода через мультиплексоры 13 и элементы И 14 блока 8ввода записываются в регистры 15вычислительного блока 9, а иэ регистров 21 через элементы И 14 блока 11ввода считываются элементы первойобрашенной матрицы А . На (4 М + 1)-мтакте на выходах 12 блока вывода присутствуют элементы матрицы ВФормула 51 О ного регистра, выход первого входного регистра подключен к первому вхо 55 ду умножителя, выход которого подключен к информационному входу первого выходного регистра, выход второго входного регистра подключен к Устройство для обращения матриц,содержащее блок ввода, блок вывода, 15генератор тактовых импульсов, триггер,счетчик, выход которого подключен куправляющему входу блока вывода ипервому управляющему входу блока ввода, информационные входы первоййгруппы которого образуют группу Н+входов устройства (К - размерностьобращаемой матрицы), группа Н +1 выходов которого образована группойвыходов блока вывода, выход генератора тактовых импульсов подключен квходу триггера, прямой выход которогосоединен со счетным входом счетчика,о т л и ч а ю щ е е с я тем, что,сцелью расширения функциональных воз- ЗОможностеи за счет вычисления опреде юлителя обращаемой матрицы, в устрой"ство введен вычислительный блок,1-Й инозмааиионный вход которого(1 = 1, Б +1) подключен к одноименно" З 5 му выходу блока ввода, -й информаци"онный вход второи группы которогоподключен к одноименному информационному входу блока вывода и выходу вычислительного блока, первый управля ющий вход которого подключен к второму управляющему входу блока вводаи прямому выходу триггера, инверсныйвыход которого подключен к второмууправляющему входу вычислительного .й45 блока, содержащего Н +1 входныхи М +1 выходных регистров, умножи 2тель, 2 Бделителей, Яинверторов,матрицу (Ж) х (И) арифметическихузлов и коммутатор, причем информа О ционный вход -го входного регистраявляется -м информационным входомвычислительного блока, -м выходомкоторого является выход 1-го выход 1575204второму входу умножителя и первым входам, всех делителей второй вход 3-го делителя Ц = 2,И) подключен к 1.выходу 13 е 1)-го входного оегиогоа, второй вход К-го делителя (К=И+1,2 Н) подключен к выходу (И(К-Б) ++2)-го входного регистра, выход первого делителя подключен к первому входу коммутатора, 1-й вход которого соединен с первым информационным вхо,дом (в 1"1)-го арифметического узла (йщ 1 у И) и с выходом Ц)-го инвертора, вход которого соединен с выходом 1-го делителя, выход К-го делителя подключен к (И(К-Н)+1)-му входукоммутатора, 1-й выход которого (1 1,Н)подключен к информационному входу (1+1)-го выходного регистра, второй информационный вход (а,п)-го арифметического узла (п=1,Ы) подключен к второму входу (п+И)-го делителя, третий информационный вход и выход (ш,п)-го арифметического узла подключены, соответственно к выходу (юг+2+и)-го- входного регистра и(щИ+1+п)-му входу коммутатора, входыразрешения записи входных регистров,объединенные между собой, соединеныс входами разрешения чтения выходныхрегистров и подключены к первому управляющему .входу .вычислительного блоКа, второй управляющий вход которогосоединен с тактовыми входами всехарифметических узлов, каждый из которых содержит умножитель, и сумматор,причем, первый и второй информационные входы умножителя являются соответственно первым и вторым информационными вхоцами арифметического узла,тактовым входом которого являетсятактовый вход умножителя, выход которого соединен с первым входом сумматора, второй вход и выход которогоявляются соответственно третьим инФормационным входом и выходом арифметического узла.1575204 Редактор С.Лисина Т тор М,К ва ираж 568 одписн роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 1786ВНИИПИ Гос тавитель К. ред М.Ходан рственного комитета по изоб 113035, Москва, Ж, Ра харенк Ктениям и отская наб.,ьггиям при ГКНТ ССР 4/5