Устройство для ввода информации

Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для ввода информации свнешних запоминающих устройств в вычислительную машину. 5Целью изобретения является повышение помехозащищенностн устройства,На Фиг. 1 представлена структурная схема устройства; на фиг. 2-6 -диаграммы работы устройства,Устройство содержит блок 1 счи -тывания, блок 2 буферной памяти, формирователь 3 импульсов, первый элемент 4 ИЛИ-НЕ, первый элемент 5 ИНЕ, второй элемент 6 ИЛИ-НЕ, триггер7, второй элемент 8 И-НЕ, второйэлемент 9 И, второй одновибратор 1 О,элемент 11 ИЛИ, первый одновибратор2, третий элемент 13 И-НЕ, инвертор 14, второй элемент 15 И, третийэлемент 16 И.Устройство работает следующим образом.Блок 1 считывания Формирует на выходе прямоугольные сигналы, длительность которых выбирается таким образом, чтобы кодовый импульс (Фиг, 2 б),максимально опережающий синхроимпульс (Фиг. 2 в), своим задним Фронтом надежно перекрывал передний фронт З 0кодового импульса, максимально(Фиг 2 а) отстающего от синхроимпульса. При изображении на фиг. 1структурной схемы устройства принято, что по шине с номеромпоступает синхроимпульс, а по остальным и -1шинам поступает кодовая информация.С выходов блока считывания кодов импульсы поступают на выходы триггероввходного регистра блока 2 буферной 40памяти и запоминаются в нем. Крометого, сигналы с выходов блока 1 счи"тывания поступают на входы элемента 4 ИЛИ-НЕ. На входы элемента 6 ИЛИНЕ тоже поступают сигналы с выходов 45блока 1. считывания, но без сигналасинхроимпульса. На выходе элемента4 ИЛИ-НЕ, соединенном с третьимвходом элемента 5 И-НЕ, появляетсясигнал отрицательной полярности 50(Фиг. 2 г), равный по длительностиинтервалу времени от переднего фронта кодового сигнала (фиг2 б)максимально опережающего синхроимпульс,до заднего Фронта кодового сигнала 55(Фиг. 2 а), максимально отстающегоот синхроимпульса. Такой же сигналпоявляется на выходе элемента 6 ИЛИНЕ (Фиг. 2 ж), которым устанавливается в единичное состояние триггер 7. На единичном выходе триггера 7 появляется сигнал положительной полярности (Фиг2 з), на нулевом - отрицательной полярности (фиг, 2 и). Синхроимпульс из блока 1 считывания поступает на вход элемента 11 ИЛИ и с выхода этого элемента поступает на вход триггера входного регистра блока 2 буферной памяти и запоминается в нем (фнг. 2 д). Сигнал с выхода элемента 4 ИЛИ-НЕ поступает на третий вход элемента 5 И-НЕ, На первый вход элемента 5 И-НЕ подается разрешающий положительный сигнал, поступающий с выхода блока 2 буферной памяти, Разрешающий сигнал нз блока 2 буферной памяти (Фиг.2 д) берется с единичного выхода тригге" ра входного регистра, на вход которого с выхода элемента 13 ИЛИ поступает синхроимпульс., Это необходимо для того, чтобы не было ложного появления сигнала на выходе элемента 5 И-НЕ, Разрешающий сигнал из блока памяти инвертируется инвертором 14, с выхода которого он поступает на вход 1 элемента 13 И-НЕ (фиг. 2 а). После окончания последнего из кодовых сигналов на выходе элемента 5 И-НЕ появляется отрицательный перепад напряжения (Фиг; 2 е). Этот перепад поступает на вход формирователя 3 импульсов, из отрицательного перепада напряжения Формируются задержанные импульсы. Эти импульсы с Формирователя 3 импульсов поступают на первый управляющий вход блока 2 буферной памяти и на второй вход элемента 16 И. Они используются, например, для перераспределения информации, приведения блока 2 и триггера 7 в исходное состояние и т.д, Так как на входах элемента 8 И-НЕ .(Фиг.2 г, д,е,и) и элемента 13 И-НЕ (фиг 2 г, и,о) за рассматриваемый интервал времени не происходит совпадения положительных уровней, на их выходах (Фиг2 к, н) будут поддерживаться сигналы положительного уровня.Синхроимпульс, поступающий из блока 1 считывания на вход 2 элемента 11 ИЛИ, с выхода этого элемента поступает и на вход одновибратора 12, Одновибраторы 10 и 12.запускаются отрицательным перепадом напряжения на входе при условии, что их выход в этот момент имеет низкий уровень напряжения.От заднего фронта синхроимпульса (Аиг, 2 в; Фиг, Зв) одновибратор 12 запускается (Фиг, Зб). По заднему 5 Аронту импульса на выходе одновибратора 12 (фиг, 2 н, Аиг, 36) запускается одновибратор 10 (Аиг, 2 м; Фиг, За). Длительность импульса на выходе одновибратора 10 соответству ет следующему равенству: оо сн ф где С- длительность импульса навыходе одновибратора 1 О;С, - длительность синхроимпульса,Длительность импульса на выходе одновибратора 12 соответствует следующему соотношению: С =Т -С оясн ф где 1 о, - длительность импульса навыходе одновибратора 12;- длительность синхроимпульса;Т, - период следования синхроимпульсов,Следовательно к моменту началасинхроимпульса (фиг. 2 в; Фиг. Зв) 30на выходе одного одновибратора 12импульс закончится (фиг. 2 н; Фиг.36)и по заднему Фронту этого импульса запустится одновибратор 10(Аиг. 2 м Фиг. За). Как видно изфиг, За, на выходе одновибратора 10,Аормируется импульс длительностью,равной длительности синхроимпульса,и с тем же периодом следования Т ==Т, (фиг. За,в), Таким образом, вмомент появления синхроимпульса навходе 2 элемента 11 ИЛИ, на вход 1этого элемента с выхода элемента9 И поступает сигнал такой же длительности (Аиг, 2 л), так как на входах 1 и 2 элемента 9 И совпадаютвысокие уровни (Фиг. 2 з,м), поступающие с выхода 2 триггера и с первого одновибратора.При появлении ложного синхроимпульса (Аиг. Зг; Фиг. 4 в) он поступает на вход 2 элемента 11 ИЛИ, затем с выхода этого элемента (Фиг.4 м 1ложный синхроимпульс поступает на.вход триггера входного регистра блока 2 буАерной памяти и запоминаетсяв нем (Фиг. 4 д), Кроме того, с выхода блока считывания ложный сигнал 1260937 4поступает на вход элемента 4 ИЛИ-НЕ,на выходе которого появляется сигналотрицательной полярности (Аиг, 4 г),равный по длительности ложному сигналу (Аиг. 4 в).Сигнал отрицательнойполярности с выхода элемента 4 ИЛИНЕ поступает на вход 1 элемента 5 ИНЕ, Так как ложный сигнал не поступает на вход элемента 6 ИЛИ-НЕ, наего выходе, соединенном с 5-вьгходомтриггера 7, поддерживается высокийуровень (фиг, 4 ж) . Триггер 7 остается в нулевом состоянии, т,е. наего единичном выходе находится сиг 15 нал низкого уровня (Фиг. 4 з), а нанулевом выходе - высокий уровень(Ай". 4 и), который поступает наодин из входов элемента 8 И-НЕ, Навход 2 элемента 5 И-НЕ и на вход 320 элемента 13 И-НЕ с единичного выходатриггера 7 в рассматриваемый промежуток времени поступает сигнал низкого уровня, поэтому на выходах этихэлементов сохраняется положительныйуровень сигнала (Фиг, 4 е,н). В момент окончания ложного синхроимпульса (фиг, 4 в) на выходе элемента4 ИЛИ-НЕ появляется сигнал положительного уровня (Аиг. 4 г). Таким образом, после окончания ложного синхроимпульса на входах элемента 8 ИНЕ происходит совпадение положительных уровней сигналов (фиг. 4 г,д,е,и)и на его выходе появляется отрицательный перепад напряжения (фиг,4 к).С выхода элемента 8 этот уровень поступает на вход 2 элемента 15 И, Свыхода элемента 15 И отрицательныйперепад напряжения поступает на второй управляющий вход блока 2 буферной памяти, Второй управляющий входслужит для установки триггеров входного регистра блока 2 в исходное состояние. Следовательно, отрицательнымперепадом с выхода элемента 15 Итриггеры входного регистра, в томчисле и триггер, хранящий ложныйсинхроимпульс, устанавливаются в нулевое состояние. С единичного выхода триггера, хранящего синхроимпульс,после обнуления на вход 1 элемента8 И-НЕ поступает сигнал низкого уровня (фиг, 4 д), С этого момента на выходе элемента 8 появляется положительный сигнал (Фиг, 4 к). Длительностьотрицательного импульса на выходеэлемента 8 (Фиг, 4 к) определяетсяследующим образом::й +С +фи-ие 1 т ом -неогде 1, , - время переключения выходного сигнала элемента 8И-НЕ с высокого уровня нанизкий;нремя переключения триг 1 тгера входного регистраблока 2 буАерной памятииз единичного состоянияв нулевое;С,- время переключения выходного сигнала элемента8 И-НЕ с низкого уровняна высокий.Ложный синхроимпульс (Фиг. ЗгАиг, 4 в) поступает с выхода элемента 11 ИЛИ (Аиг, 4 м) на вход однонибратора 12. Но, так как в этот моментна выходе одновибратора 12 высокийуровень сигнала (Аиг. Зб; фиг. 4 н),ложный сигнал не оказывает никакоговоздействия на одновибратор 12,В случае пропадания синхроимпульса устройство работает следую 25щим образом, ИнАормационные сигналыс л - 1 выхода блока считывания поступают на входы элемента 4 ИЛИ-НЕи элемента 6 ИЛИ-НЕ, на выходах которых появятся сигналы низкого уров- З 0ня (Фиг, 5 г,ж), равные по длительности промежутку от переднего Фронтаопережающего импульса (Аиг. 5 б) дозаднего Фронта отстающего импульса(Фиг. 5 а). Отрицательным перепадом 35с выхода элемента 6 ИЛИ-НЕ устанавливается в единичное состояние триггер 7 (Аиг, 5 з), на его нулевом вы.ходе появляется низкий уровень(Аиг. 5 и). Положительный сигнал с 40единичного выхода триггера 7 (фиг.5 з)поступает на вход 2 элемента 5 И-НЕи на вход 2 элемента 9 И. На вход 1элемента 9 И с выхода одновибратора10 поступает н момент ожидаемого появления синхроимпульса сигнал длительностью, равной длительностисинхроимпульса (Аиг, За,н; Аиг. 5 м) .На выходе элемента 9 И появляетсясигнал (Аиг. 5 л), который поступает на вход 2 элемента 11 ИЛИ. С выхода элемента 11 ИЛИ (Аиг. 5 о) сигнал поступает на триггер входногорегистра блока 2 буферной памяти, иустанавливает его в единичное сос- " 55тояние (Фиг. 5 д). На вход 1 элемента 5 И-НЕ поступает разрешающийсигнал с выхода блока 2бу 5 д). Этот сигнал берется с единичного выхода триггера входного регистра блока 2 буФерной памяти, на нход которого поступает сигнал с выхода элемента 11 ИЛИ, После окончания последнего инАормационного сигнала (Фиг. 5 а) на выходе элемента 4 ИЛИ-НЕ появляется сигнал высокого уровня (Аиг, 5 г). На входах элемента 5 И-НЕ совпадают положительные уронни сигналов (Аиг, 5 г, д,з) и на его выходе появляется отрицательный перепад напряжения (Фиг, 5 е). Этот перепад поступает на вход Формирователя 3 импульсов, В Аормирователе 3 импульсов из отрицательного перепада напряжения Аормируются задержанные импульсы, Эти импульсы с Аормирователя 5 импульсов поступают на первый управляющий вход блока 2 буАерной памяти, Р-вход триггера 7, Они используются, например, для перераспределения информации в блоке 2 буферной памяти, приведения блока буферной памяти и триггера 7 н исходное состояние н т,д, Так как на входах элементов 8 и 13 И-НЕ рассматриваемый промежуток времени не происходит совпадение положительных сигналов (Фиг. 5 г,д,е, и,п), то на их выходах поддерживаются сигналы высокого уровня (Фиг.5 к,р).При появлении ложного сигнала (Фиг, ба) по кодовым шинам в отсутствии синхроимпульса (фиг, бв) устройство работает следующим образом. На выходах элементов 4 и 6 ИЛИ-НЕ появляются сигналы с низким уровнем и длительностью, равной длительности ложного сигнала (Аиг, бг,ж). Триггер 7 отрицательным перепадом с выхода элемента 6 устанавливается в единичное состояние (Фиг. бз). Так как синхроимпульс не поступает, то на выходе инвертора 14 (фнг. бн) поддерживается сигнал высокого уровня. К моменту окончания ложного сигнала на входах элемента 13 И-НЕ совпадают сигналы высоких уровней (фиг. бг,з,н) и на его выходе поянляется отрицательный перепад (фиг. 6 к), который поступает на входы элементов 15 и 16 И, На выходах этих элементов появляются отрицательные перепады (Аиг, бл,м), Отрицательный перепад с выхода элемента 15 И поступает на второй управляющий вход блока 2 и устанавливает в"0"; 25а- время переключениятриггера 7 из "1" в "О". 20 Таким образом, введение в устройство элемента ЗИ-НЕ, инвертора и З 11 двух элементов 2 И позволяет повысить помехозащищенность устройства за счет введения коррекции ошибок,Ь о р м у л а и з о б р е т е н и я З Устройство для ввода информации, содержащее блок буферной памяти, два элемента ИЛИ-НЕ, триггер, два одновибратора, два элемента И-НЕ, элемент ИЛИ, формирователь импульсов и первый элемент И, первый вход элемента ИЛИ и входы данных блока буферной памяти, объединенные с соответствующими входами первого и вто рого элементов ИЛИ-НЕ, являются вхо 7 1260 нулевое состояние триггеры входного регистра, в том числе триггер, хранящий ложный сигнал, С выхода элемента И 16 отрицательный перепад поступает на Р-вход триггера 7 и устанавливает его в нулевое состояние, После этого на единичном выходе триггера 7 (фиг, 6 з) находится низкий уровень, который поступает на вход элемента 13 И-НЕ, с этого момента О на выходе элемента 13 И-НЕ и элементов 15 и 16 И устанавливается высокий уровень сигнала (фиг, 6 к,л,м).Длительносты отрицательного сигнала на выходе элемента 13 И-НЕ 15 определяется следующим образом:12 Ю 937 г д Р д и Фиг. 4 Составитель И.АлексеевРедактор Т.Пар 4 енова Техред А.Кравчук Корректор Е. Сирохман Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Заказ 5232/49 производственно-полиградщческое предприятие, г, Ужгород, ул. Проектная, 4 Е 8 г г е 3 К Л М Н д 6 6 г д е Ж 3 О к Л Ю О и Р й 8