Многопрограммное устройство управления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК г 9) игг С 06 Р 9/ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ И АВТОРСКОМУ СВИД":ТЕЛЬСТВУ(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ(57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствахи.снстемах. Цель изобретения - повытшение быстродействия устройства засчет обеспечения одновременного анализа и условий п Ъ 2, Цель изобретения достигается за счет введения вустройство иблоков памяти микрокоманд и (и) блоков формированияадреса с соответствующими функциональными связями между ними и известными блоками устройства. 6 ил.Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствахи системах.Цель изобретения - повышение быстродействия устройства за счет обеспечения одновременного анализа иусловий (и ь 2),На фиг, 1 приведена функциональная схема предлагаемого устройства;на фиг, 2 - блок формирования адреса;на фиг. 3 - блок проверки условий; нафиг. 4 - блок-схема алгоритма функционирования блока проверки условий;на фиг, 5 - пример блок-схемы алга- Иритма микропрограммы; на фиг. 6 -размещение микрокоманд в блоках памяти для случая и 2.Микропрограммное устройство управления (фиг. 1) содержит и+1 блоков 261, - 1 формирования адреса, и+1блоков 2, - 2 памяти микрокоманд,коммутатор 3, регистр 4 микрокоманд,формат микрокоманды которого содержитполе 5 кода микроопераций и поле 6кода логических условий, блок 7 проверки условий, выход 8 кодов микроопераций и логических условий блоков2, - 2 памяти микрокоманд, адресные выходы 9 - 9 блоков 21- 2 30памяти микрокоманд, выход 10, выход11 поля кода логических условий ре-гнстра 4, группу 12 входов логических условий и выход 13 блока 7 проверки условий.35Блок формирования адреса (фиг. 2)содержит комбинационный сумматор 14,коммутатор 15, регистр 16, вход переноса сумматора 14 подключен к шинеединичного потенциала 17 устройства. 40Блок 7 проверки условий (фиг. 3) содержит и дешифраторов 18-18, иблоков 19 -19 элементов И, и элементов ИЛИ 201-20 , дешифратор 21приоритетного кодирования и элемент 4ИЛИ-НЕ 22,Блок 7 проверки условий реализовандля микропрограмм со схемой проверкилогических условий, показанной нафиг. 4. На фиг. 4 цифра внутри опера- -фторной вершины указывает, в какомблоке 2 памяти микрокоманд записанаданная микрокоманда, а символ юг(4 - б ( и) внутри условной вершиныобозначает номер кода логического условия, анализируемого в текущей микрокоманде, которая записана в М-томблоке 2 памяти микрокоманд, цифры и 0 указывают соответственно выполнение и не выполнение данного логи- ЧЕСКОГО УСЛОВИЯ.Работа устройства рассматривается для случая и2 на примере микропрограммы, блок-схема алгоритма которой изображена на фиг. 5. Для этого случая устройство содержит три блока 1-1 формирования адреса и три блока 2,-2 памяти микрокоманд, а блок 7 проверки условий при этом содержит два дешифратора 18 и 18 два блока 19, и 19 элементов И (число элементов И в каждом блоке 9 определяется общим числом логических условий устройства), два элемента ИЛИ 20 и 20, шифратор 21 приоритетного кодирования, двухвходовой элемент ИЛИНЕ 22 и имеет три выхода 13-13 з, на которых формируются управляющие сигналы для коммутатора 3 и блоков 1 -1, формирования адреса. По единичному сигналу на первом выходе 3 блока 7 проверки условий коммутатор 3 производит выборку информации с выхода 8 первого блока 21 памяти микрокоманд, коммутатор первого блока 1, формирования адреса - с выхода сумматора, а коммутаторы второго и третьего блоков 1 и 1 формирования адреса соответственно с их первых информационных входов. По единичному сигналу на втором выходе 3 блока 7 проверки условий коммутатор 3 производит выборку информации с выхода 8 второго блока 2 памяти микрокоманд, комьутатор второго блока 1 формирования адреса - с выхода сумматора, а коммутаторы первого и третьего блоков и 1, формирования адреса - соответственно с их первого и второго информационных входов. По единичному сигналу на третьем выходе 1 Зз блока 7 проверки условий коммутатор 3 производит выборку информации с выхода 8 третьего блока 2памяти микрокоманд, коммутатор третьего блока 1 формирования адреса - с выхода сумматора, а коммутаторы первого и второго блоков 1 и 1 г формирования адреса - соОтветственно с их вторых информационных входов.На фиг. 5 и 6 через 1, -условно обозначены коды микроопераций соответ" ствующих микр Окоманд к 1 мкОды логических условий, а через А -А В -В, и С,-С - адреса ячеек соответственно первого, второго и третьегоблоков 2; -2 памяти микрокоманд, При этом здесь предполагается, что отличие значений адресов А от А (06 ,р 4)ж, Вот В, (Ос г с 3) ь С от С (Оз ь 2) составляет единицу.9+Устройство работает следующим образом.Пусть в исходном состоянии в регистре 4 микрокоманд находится код микроопераций Э единичный код первого О логического условия (на фиг. 6 обозначен как 1) и нулевой код второго логического условия (на фиг. 6 обозначен как О) первой микрокоманды микропрограммы, на выходах первого блока 15формирования адреса - значение адреса А, а на выходах остальных блоков 1 и 1 э формирования адреса - нулевые значения (цепи синхронизации и выборки в первом такте работы уст ройства в регистр 4 микрокоманд первой микрокоманды выполняемой микропрограммы с целью упрощения не показаны). Так как на вход первого дешифратора 18, блока 7 проверки усло- д вий поступает единичный код, то на его дополнительном выходе устанавливается сигнал логической единицы, который поступает на выход первого элемента ИЛИ 201, и так как этот выход имеет наивысший приоритет, то на первом выходе 131 блока 7 проверки условий устанавливается сигнал логической единицы, а на остальных выходах этого блока устанавливаются сигналы логического нуля, Такая ситуация на выходах 3, -13 блока 7 проверки условий соответствует ,тому, что по синхросигналу во втором такте работы устройства в регистр 4 микрокоманд запишется код микроопераций 1 коды ы, и к соответственно первого и второго логических условий следующей микрокоманды, а в регистры первого, второго и третьего блоков 11 -1 формирования адреса за пишутся соответственно адреса А, Во и С . Одновременно с выполнением микроопераций 3, происходит чтение из блоков 2,-2 з памяти следующих возможных микрокоманд по указанным вьппе ад. о ресам. Если логическое условие М, выполнится, то ка первом выходе 13,ФблоКа 7 проверки условий появится сигнал логической единицы, а на остальных выходах 13 и 3- сигналы логи- ческого нуля. Эти значения сигналов на выходах 13, -3 блока 7 проверки условий соответствуют тому, что в третьем такте работы устройства по синхросигналу в регистре 4 микрокоманд запишется код микроопераций коды к, исоответственно первого и второго логических условий, а в регистры первого, второго и третьего блоков 1, -1 формирования адреса запишутся соответственно адреса А, В и С , Если же логическое условиене выполнится, то на выходе первого элемента ИЛИ 20 блока 7 проверки условий устанавливается сигнал логического нуля. Если второе логическое условие к,выполнится,то на выходе второго элемента ИЛИ 20 блока 7 проверки условий устанавливается сигнал логической единицы. Так как на первом более приоритетном входе узла 17 приоритетного кодирования присутствует сигнал логического нуля, то на втором выходе 13 блока 7 проверки условий устанавливается сигнал логической единицы, а на остальных его выходах 13;, 13 з - сигнал логических нулей. Это значение, сигналов на выходах 13, -13 з блока 7 проверки условий соответствует тому, что по сиихросигналу в третьем такте работы устройства в регистр 4 микрокоманд запишется код микроопераций П код к первого логического условия и едикичный код второго логического условия четвертой микрокоманды, а в регистры первого, второго и третьего блоков 1-1, формирования адреса запишутся соответственно адреса А , В и О, Если же и второе логическое условие К не выполнится, то на выходе и второго элемента ИЛИ 20 блока 7 проверки условий установится сигнал логического нуля, Поэтому на выходах узла 11 приоритетного кодирования устанавливаются сигналы логического нуля, а на выходе элемента ИЛИ-НЕ 22 установится сигнал логической единицы. Такое значение сигналов на выходах 13, -13 блока 7 проверки условий соответствует тому, что в третьем такте работы устройства по синхросигналу в регистр 4 микрокоманд запишется код микроопераций, нулевое значение первого и второго логических условий третьей микрокоманды, а в регистры первого, второго и третьего блоков 1, -1 формирования адреса запишутся соответственно адреса 0,0 и С , Подобным образом устройство работает и в других тактах при выполнении остальнь.х микрокоманд. Если в ны5 123 полняемой микрокоманде анализируется только одно логическое условие то оно может быть принято н микрокоманде как первым, так и вторым, при этом значение соответственно второго и первого логических условий должно быть нулевым (или единичным), или только нулевым. Примером такой микро- команды может служить четвертая микрокоманда на фиг, 5 и б, Значения кодов первого и второго логическихтт ее условий , равные соответственнои " О" ( или " 1 " и " 1 " ) используются для принудительного чтения информации из первого блока 2памяти микрокоманд , а значения "О ". и " 1 " или "О" и "О" - для принудительного чт ения информации соответственно из второго и третьего блоков 2и 2памяти микрокоманд . 1. Микропрограммное устройство управления, содержащее два блока памяти микрокоманд, два блока формирования адреса, коммутатор, регистр микрокоманд и блок проверки услоний, причем выход: кода микроопераций рет. гистра иикрокоманд является выходом устройства, группа выходов кодов логических условий регистра микрокоманд соединена с первой группой входов блока проверки условий, вторая группа входов которого является группой входов логических услоний устройства, информационный вход регистра микрокоманд соединен с выходом коммутатора, первый и второй информационные входы которого соединены соответственно с выходами кодов микро- операций и логических условий первого и второго блоков памяти микрокоманд, адресные входы которых соединены с выходамифсоответстненно первого и второго блоков формирования адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства за счет обеспечения одновременного анализа и условий и ь 2 онО содержит дополнительно и- блоков памяти микрокоманд и иблоков Формирования адреса, причем выходы стретьего по (и+1)-й блоков формирования адреса соединены с адресными входами соответствующих с третьего по Формула изобретения 1501 б(и+1)-го блоков памяти микрокоманд,выходы кодов микроопераций и логических условий которых соединены с соотнетствующими с третьего по (и+1)-й5 информационными входами коммутатора,(11 6 и + 1) блока памяти микрокоманд соединен с 1-м информационнымнходом (+1)-го блока ФормированияО адреса (для всех значений 1.Ъ М) и с(1-1)-м информационным входом -гоблока формирования адреса (для всехзначений 1 ( 1), выходы блока проверки условий соединены соответственно15 с входами управления формированиемадресов блоков Формирования адресаи коммутатора, причем каждый из блоков Формиронания адреса содержит регистр, коммутатор и комбинационный20 сумматор, причем выход регистра соединен с информационным входом сумматораи является выходом блока, информационный вход регистра соединен с выходомкоммутатора управляющий вход которогоявляется входом управления Формированием адресов блока, 1-ый (1и+1)информационный вход коммутатора К-гоблока Формиронания адреса соединен с1-ым информационным входом блока (дляЗО всех значений( Е), с выходом сумматора (для значения -1 с) и с (-1)-минформационным входом блока (для всехзначений 1 ) 1), вход переноса сумматора подключен к шине единичного поЗ 5 тенциала, устройства, причем блок пропроверки условий содержит и дешифраторон, и блоков элементов И, и элементовИЛИ, шифратор приоритетного кодирования и элемент ИЛИ-НЕ, причем первые40 входы элементов И -го блока элементов И соединены с соответствующимивходами группы входов логическихусловий устройства, а вторые входысоединены с соответствующими выходами45 -го дешифратора, входы которого ян"ляются первой группой входов блокапроверки условий, выходы элементов И1.-го блока элементов И и дополнительный выход х-го дешифратора соединеныс входами т.-го элемента ИЛИ, выходкоторого соединен с соответствующимвходом элемента ИЛИ-НЕ и шифратораприоритетного кодирования, выходы которого вместе с выходом элемента ИЛИНЕ янляются выходами блока проверкиусловий,231501 ЛЬрйе Аюф фемяе длюром Мок аиеяею Трелнв" Глюк ларееемфеечйевчаа 7 енрокоевчУ гфикююеанР Составитель В. КриворучкоТехред И,Гайдош Корректо Редактор И. Сегмен Максимиви Заказ 2 б 52/5 4/5 Производственно-полиграфическое предприятие, г. Ужгород ектная, 4 Тираж 671 ВНИИПИ Государс по делам изоб 13035, Москва, ЖПодписноеенного комитета СССтений и открытий5, Раушская наб д