Сумматор-умножитель

(51)4 6 06 Р 7/ ВЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕКИЙ И ОТКРЫТИЙ ГОСУДАРСПО ДЕЛ ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССР В 352275, кл. 6 06 Р 7/72, 1972.Авторское свидетельство СССР В 256368, кл. 6 06 Р 7/49, 1976. (54)(57) СУММАТОР-УМНОЖИТЕЛЬ, содержащий два коммутатора, сумматор рабочего диапазона, умножитель рабочего диапазона, причем первые информационный и управляющий входы первого коммутатора соединены соответственно с входом второго операнда и входом сложения сумматора-умножителя, выход первого коммутатора соединен с первым входом сумматора рабочего диапазона, выходы умножителя рабочего диапазона и сумматора рабочего диапазона соединены соответственно с первым и вторым информационными входами второго коммутатора, первый управляющий вход и выход которого являются соответственно входом умножения и выходом младшего разряда результата сумматора-умно- жителя, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения за счет формирования сигнала переполнения при сложении и старшего разряда результата при умножении, он содержит четыре дешифратора, три шифратора дополнительного диапазона, умножитель дополнительного диапазона, вычитатель дополнительного диапазона, два шифратора рабочего диапазона, четыреэлемента ИЛИ и два элемента ИСКЛ 10"ЧАЮЩЕЕ ИЛИ, причем вход первогооперанда сумматора-умножителя соединен с вторым входом сумматора рабочего диапазона, первым входомумножителя рабочего диапазона и входом первого дешифратора, выходы которого соединены с соответствующимивходами первого шифратора дополнительного диапазона, выход которого соединен с первым входом умножителя дополнительного диапазона, второй вход которого соединен с выходом второго шифратора дополнительного диапазона, вход второго операнда сумматора-умножителя соединен свторым входом умножителя рабочегодиапазона и входом второго дешифратора, выходы которого соединены ссоответствующими входами второгошифратора дополнительного диапазонаи первого шифратора рабочего диапазона, выход которого соединен свторым информационным входом первого коммутатора, второй управляющийвход которого соединен с первым входом первого элемента ИЛИ и с входом вычитания сумматора-умножителя,вход сложения которого соединен свторым входом первого элемента ИЛИ,выход последнего соединен с вторымуправляющим входом второго коммутатора, выходом соединенного с входомтретьего дешифратора, выходы которого соединены с соответствующимивходами третьего шифратора дополнительного диапазона, выход которогои выход умножителя дополнительногодиапазона соединены соответственно+ о А+В= Чвф ьс входами вычитаемого и уменьшаемого вычитателя дополнительного диапазона выход которого, соединен через четвертый дешифратор свходом второго шифратора рабочего диапазона, выход которого является выходом старшего разряда результата сумматора-умножителя, нечетные выходы первого и второго дешифраторов соединены соответственно с входами второго и третьего элементов ИЛИ, выходы которых сое 1Изобретение относится к вычислительной технике и может быть использовано в качестве одного из Ч-ичныхразрядов многоразрядного арифметического устройства быстродействующих вычислительных машин.Цель изобретения - расширениеобласти применения за счет формирования сигнала переполнения присложении и старшего разряда результата при умножении,На чертеже представлена схемапредлагаемого сумматора-умножителя.Сумматор-умножитель содержитдешифраторы 1,2,3 и 4, шифраторы 155,6 и 7 дополнительного диапазона,шифраторы 8 и 9 рабочего диапазона,коммутаторы 10 и 11, сумматор 12рабочего диапазона, умножитель 13рабочего диапазона, умножитель 14 20дополнительного диапазона, вычитатель 15 дополнительного диапазона,элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17,элементы ИЛИ 18,19, 20 и 21, входы 22 и 23,первого и второго операндов, входы 24, 25 и 26 слежения,вычитания и умножения, выходы 27,28 и 29 младшего разряда, старшего разряда результата и переполнениясоответственно. ЭОВ основу работы сумматора-умножителя положено следующее.Пусть исходные числа Аи В представлены по основаниям рабочеголдиапазона СОК о = Д Р;,Кроме того,пусть среди оснований рабочего диапазона нет четных оснований.Произведение максимальных чиселиз данного диапазона требует квадрадинены соответственно с первым ивторым входами первого элемента ИС"КЛЮЧЙОЩЕЕ ИЛИ, выход которого и выход четвертого элемента ИЛИ соединены соответственно с первым и вторымвходами второго элемента ИСКЛЮЧАЮЩЕЕИЛИ, выход которого является выходом переполнения сумматора-умножителя, нечетные выходы третьего дешифратора соединены соответственнос входами четвертого элемента ИЛИ. 2тичного диапазона для представления. Введем основания дополнительного диапазона СОК такие, что-П Р,с,1- пнРасширенный диапазон цфис достаточен для представления произведения.Запишем произведение чисел А и В в виде где о и о 0 - старший и младшийразряды произведениясоответственно.Остатки произведения по основаниям рабочего диапазона представляют младшую -ую цифру 0Старшая о-ая цифра произведения получается следующим образом:оС=АВ 3-ЯВ), У ц 1Сумма чисел иэ данного диапазона требует для своего представления двойного диапазона, ее можно записать в видеФ где с - значение суммы по модулю ц7 = Ф;1 - сигнал переноса в старший о-ый разряд,Ч:А+В)-4+ В22Дешифраторы 1,2,3 и 4 преобразуют числа из кода СОК в унитарный код.Шифраторы 5, б и 7 преобразуют унитарный код в код СОК по основаниям дополнительного диапазона.3 1Шифратор 8 преобразует унитарный код в код дополнения числа до 2 по основаниям рабочего диапазона.Шифратор 9 преобразует унитарный код в код СОК по основаниям рабочего диапазона.Сумматор 12 и вычитатель 15 представляют соответственно совокупность независимых сумматоров и вычитателей по основаниям СОК.Умножители 13 и 14 представляют совокупность независимых умножителей по основаниям СОК. Сумматор-умножитель работает следующим образом.СложениеЧисла А и В по выходам 22 и 23 поступают на входы первого 1 и второго 2 дешифраторов. Одновременно по входу 24 поступает управляющий сигнал сложения, который открывает по первому управляющему входу коммутатор 10 и через элемент ИЛИ 18 по второму управляющему входу - коммутатор 11. Кроме того, числа А и В поступают на второй вход сумматора 12 и на первый информационный вход коммутатора соответственно. Коды первого и второго слагаемых, преобразованные на элементах ИЛИ 19 и 20, по модулю два поступают на элемент ИСКЛЮЧА 10- ЩЕЕ ИЛИ 16. С выхода коммутатора 10 второе слагаемое поступает на сумматор 12, где происходит сложение. С выхода сумматора 12 результат ор через открытый по второму входу коммутатор 11 поступает на выход 27 сумматора-умножителя, Код результата, преобразованный на элементе ИЛИ 173409 421, по модулю два поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ17, на первый вход которого поступает значение с выхода элементаИСКЛЮЧАЮЩЕЕ ИПИ 16. С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 сигнал Чпоступает на выход 29 сумматора-умножителя.Вычитание. Данная операция вы полняется аналогично операции сложения. Отличие состоит в том, чточерез коммутатор 10 поступает сшифратора 8 дополнение кода второгочисла.15 Умножение, Числа А и Б с входов22 и 23 поступают на дешифраторы1 и 2. По входу 26 подается сигналумножения. Первый и второй операндыпоступают также на входы умножите ля 13, Преобразованные по основаниям дополнительного диапазона нашифраторах 5 и 6 первый и второйоперанд поступают на входы умножителя 14. С выхода умножителя 13 25 через коммутатор 11 младший разрядпроизведения с поступает на выход 27 сумматора-умножителя, Одновременно с с помощью дешифратора3 и шифратора 7 преобразуется в З 0 код по основаниям дополнительногодиапазона и вычитается на вычитателе15 из результата умножителя 14. Навыходе вычитателя 15 образуетсястаршая цифра Ы произведения пооснованиям дополнительного диапазона. Далее она преобразуется посредством дешифратора 4 и шифратора 9 вкод по основаниям рабочим диапазонаи поступает на выход 28 сумматора-умножителя.1173409 Составитель А. КлюевТехред О.Неце Корректор Л. Б актор Т, Иитейко Тираж 710 Государственного делам изобретений Москва, Ж, Рауаз 5054 ал ППП "Патентц, г. Ужгород, ул. Проектная,4 ВНИИПИпо113035 Подписное омитета СССР открытий кая наб., д. 4