Матричный сумматор-умножитель

(и)767759 ОП ИСМНИЕ Союз СоветскикСоциалистическихРеспублик ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 28,03.78 (21) 2597741/18-24 с присоединением заявки РЙ -Государственный комитет СССР до делам изобретений и открытий( 088,8) Дата опубликования описания 02.10,80 Е. И, Брюхович, Л, И. Гриценко и А, М. Карцев(72) Авторы изобретения Ордена Ленина институт кибернетики АН Украинской ССР(54) МАТРИЧНЫЙ СУММАТОР-УМНОЖИТЕЛЬ Изобретение относится к области вы числительной техники и может быть использовано в цифровых вычислительных машинах, работающих как в позиционных системах счисления, так и в непозицирнных системах остаточных классов. Известен матричный сумматор - умножитель, в котором операнды поступают на входы матрицы коньюнктнвньтх элемен тов в таком же порядке, в котором они , поступают на входы данного устройства, т. е. независимо от того, какой из операндов больше н какой меньше.Известное устройство содержит трн матрицы логических элементов И н две группы элементов ИЛИ, выходы элементов И каждой матрицы, фюрмируемых одну я ту же функцию, объединены в одну выходную шину матрицы, входы элементов И, расположенных в одной строке н в одном столбце матрицы, подсоединены соответственно к одной горизонтальной я одной вертикальной входной шине 2матрнпы, вертикальные н горизонтальныевходные шины первой матрицы элементов.И подсоединены соответственно к выходным шинам второй и третьей матриц эдементов И 11.Известен также матричный сумматорумножнтель, содержащий конъюнктивные, элементы групп сложения н умножения,1-го числа, конъюнктивные элементыгрупп сложения и умножения 2-го числа,1 Огруппы днзъюнктивных элементов 1-гон 2-го числа, матрацу конъюнктивныхэлементов, выходную группу конъюнктивнЫх н днзъюнктявных элементов, причемкаждая яз входных шнн матрицы соедн .Фнена через группу дизъюнктивных элементов 1-го и 2-го числа я через конъюнк тнвные элементы групп сложения н умножения с фодами 1-го нлн 2-го числа, сумматора-умножителя; выходы матрицыподключены к входам группы конъюнктивных н дязъюнктивных элементов, с которой непосредственно соединены также нулевые входы 1-го и 2-го числа, конъюнкИЛИ умножения 31,3 7 тивные элементы группсложения 1-го и 2-го числа соединены с шиной сигнала сложения, а конъюнктивные элементы группы умножения 1-го и 2-го числас шиной сигнала умножения, шины сигналов сложения и умножения соединены так же с выходной группой конъюнктивных и аизъюнктивных элементовК недостаткм известных устройств 11, 2относятся значительный .раскод оборудования и ограниченные функциональные возможности - ограниченное число выполняемых операций,Наиболее близким по технической сущности к изобретению является матричный сумматор-умножитель, содержащий блок расстановки операндов, блок равенства операндов, матрицу элементов И, блок элементов ИЛИ операции сложения, блокэлементов ИЛИ операции умноженич.Входные шины блока расстановки операн-,: дов и блока равенства операндов являются входными шинами устройства, Выходы блока расстановки операндов соединены со входами матрицы элементов И, выхоцы блока равенства операндов и матрицы элементов И - со входами блока элементов ИЛИ сложения и блока элементов Недостатком этого матричного сумматора-умножителя является то, что набор выполняемых им операций ограничивается арифметическими операциями сложения и умножения. Это исключает возможность использовать известное устройство для выполнения функции контроля ошибки в каждом из операндов.Пель изобретения - расширение функциональных возможностей устройства путем введения операции контроля вход.ных операндов.Поставденная цель достигается тем, что в матричный сумматор-умножитель, содержащий блок расстановки операндов, блок равенства операндов, матрицу элементов И, причем выходы блока расстановки операнцов соединены со входами матрицы элементов И, введены первый, второй и третий элементы ИЛИ, первый, второй, третий, четвертый и пятый блоки коммутации. При этом первый управляющий вход сумматора-умножителя соединен с первыми входами первого и второго элементов ИЛИ; второй управляющий вход сумматора-умножителя - со вторым входом первого элемента ИЛИ и с первым входом третьего эдемента ИЛИ третий управляющий вход сумматора ли 67759 4 ножителя - со вторыми входами второго и третьего элементов ИЛИ, выходы которых подключены соответственно к управляющим входам первого и второго блоков коммутации, Информационные входы первого и второго блоков коммутации являются соответственно входами операн-,тов сумматора-умножителя, Быкоды первого блока коммутации соединены с первыми группами входов блоков расстановки операндов и равенства операндов, выходы второго блока коммутации - со вторыми группами входов блоков расстановки операндов и равенства операндов, а выкоды блока равенства операндов - с первыми входами третьего и четвертого блоков коммутации. Выходы матрицы элементов И подключены к вторым входам третьего и четвертого блоков коммутации и к первому входу пятого блока коммутации.Третий управляющий вход сумматора-умножителя соединен с управляющими входами третьего и четвертого блоков коммутации, выход первого элемента ИЛИ связан с управляющим входом пятого блока коммутации, выходы третьего; четвертого и пятого блоков коммутации являются соответственно выходами результатов умножения, сложения и койтроля сумматора-умножителя.На фиг, 1 представлена структурнаясхема матричного сумматора-умножителя; на фиг, 2-4 показаны схемы "его бдоков.Сумматор-умножитель содержит первый элемент ИЛИ 1, второй элемент ИЛИ 2, третий элемент ИЛИ 3, первый 4 и второй 5 блоки коммутации, блок 6 расстановки операндов, блок 7 равенства операндов, матрицу 8 эдементов И, тре тий 9, четвертый 10 и пятый 1 1 блокикоммутации, выходы 12, 13, 14, входы 15-19,Входы первого элемента ИЛИ 1 соединены с управляющими входами 15 и 16 45сумматора-умножителя, входы второгоэлемента ИЛИ 2 - с управляющими входами 15 и 17 сумматора-умножителя,входы третьего элемента,ИЛИ 3 - с управляющими входами 16 и 17 сумматораумножитедя. Информационные входы бло-ка 4 соединены с информационными входами 18 сумматора-умножителя, управляющий вход блока 4 - с выходом второгоэлемента ИЛИ 2. Информационные входы 55бдока 5 соединены с информационнымивходами 19 сумматораумножитедя, управ..ляющий вход блока 5 - с выходом третьего элемента ИЛИ 3. Входы блока 6 и5 7677блока 7 связаны с выходами блока 4,входы блока 8 - с выходами блока 6, первый вход блока 9 - с выходом блока 7,а управляющий вход блока 9 - со входом17 сумматора-умножителя, Второй вход 5блока 9 соединен с выходом блока 8,первый вход блока 10 - с выходом блока 7, второй вход блока 10 - с выходом блока 8, а управляюший вход блока10 - со вкодом 17. Вкод блока 11 подключен к выходам блока 8, а управляющий вход - к выходу блока 1. Выходы12, 13, 14 блоков являются выходамиустройства,Блоки 4 и 5 (фиг. 2) представляют. 15собой группы из 15. двуквходовых элементов И, где- основание используемойсистемы счисления, и имеютвертикальных входных шин с номерами О, 1,р -1 и одну горизонтальную входную шину. Блок 4 имеет э выходных 1.шин с номерами 0 1 (Р)а блок 5 - Р выходных шин с номерами0, 1 и (Р)". Первые входыкаждого двухвходового элемента И блоков 4 и 5 соединены с соответствующей вертикальной, а вторые входы сгоризонтальной входными шинами,Едоки 6 и 7 (фиг. 3) сумматора-умножителя представляют собой группы из . 30двухвкодовых элементов ИЛИ идвухвкодовых элементов И соответственно.При этом первые входы двухвходовогоэлемента ИЛИ и двухвходового элементаИ с номером 1,9 а 15 р, подсоединены квыкоцной шине блока 4 с номером (),а вторые входы - к выходной шине блока5 с номером ( 1 )Блок 8 (фиг. 4) сумматора-умножителя - это матрица цвуквходовых элементов И. При этом каждая входная шинаблока 8 с . номером ) О- 2до пересечения через двуквходовой элемент Ис выходной шиной с номером+1 является .столбцом, а после пересечения - строкой матрицы.Блоки 9, 10, 11 предлагаемого устройства аналогично блокам 4 и 5 представляют собой группы цвуквходовык эле,ментов И. При этом каждый из них имеетгруппу вертикальных входных шин и одну,горизонтальную входную шину, Входыдвухвкодовых элементов И каждого из отмеченных блоков соединены с горизонтальной входной шиной, а первые входы двухвхбдовых элементов И - с вертикальнымивходными шинами. Количество вертикаль)н ых входных шин блока 11 равно числу 59 6выкодных шин блока 8, а количество вертикальных входных шин блоков 9 и 10 равно числу выходных шин блоков 7 и 8.Сумматор-умножитель работает следу.ющим образом.При выполнении арифметических операций сложения и умножения сигнал призпака операции подается по входу 17 напервые входы элементов ИЛИ 2 и 3. Сигналы, соответствующие операндам )(, и ,поступают по одному из входов группывхоцов 18 и одному из входов группывходов 19 на входы блоков 4 и 5 соответственно.Одновременно сигнал признака опера-,ции с выходов элементов ИЛИ 2 и 3 подается на вкоцы блоков 4 и 5 соответственно, С выходов блока 4 сигнал, со ответствуюший операнду Х , поступает навходы блоков 6 и 7, а с выходов блока5 сигнал, соответствующий операнду 1 ; на входы блоков 6 и 7. С выкодов блока 6 сигналы проходят на входы блока 8,с выходов блока 8 и блока 7 сигналы,соответствующие результату выполняемой операции - на входы блоков 9, 10,11. Одновременно на управляющие входы блоков 9 и 10 подается сигнал признака операции, в результате чего результат операций поступает на выкоды 12 и 13 соответственно. На выходе 14 в этом случае сигнал не появляется, йоскольку отсутствует управляющий сигнал на управляющем входе блока 9.Операция контроля ошибки в операнде Х (1) заключается в поиске такой ситуации, гри которой сигнал появляется более чем на одном входе группы входов 18,19. При контроле ошибки в операнде Х ( 1) сигнал признака операции поступает на вход 15, 16 устройства. При этом с выхода элемента ИЛИ 2 (3) управляющий сигнал поступает на управляющий вход только блока 4 ( 5), в результате чего ко входам блоков 6 и 7 цоступ имеют входные сигналы только одногоиз операндов. При наличии на входах группы вход. дов 18 (19) более одного сигнала с выхода блока 6 сигнал подается на вход блока 11 и вторые входы блоков 9, 10. Одновременно с выходов блока 1 управляющий сигнал поступает на управляющий второй вход блока 11, в результате чего на выходе 14 появляется сигнал "Ошибка". При наличии на входах 18 (19) одного сигнала на выходах блоков 8 и 7 сигнал не возникает, что исключает его появление на выходе,14.7 767При контроле ошибки в операнде Х( ) на выходах 12 и 13 сигналы не возника. ют, поскольку отсутствует управляющий сигнал на управляющем входе блоков 9 и 10.Таким образом, вновь введенные триэлемента ИЛИ, пять блоков коммутации дают возможность ввести две дополнительные операции контроля, что расширй ет функциональные возможности сумматора-умножителя, так как оно может вы полнять не только арифметические операции сложения и умножения над операндами Х и У, но и контроль ошибок в операнде Х и контроль ошибок в операнде 1 . формула изобретения Матричный сумматор-умножитель, содержащий блок расстановки операндов, .блок равенства операндов; матрицу элементов И, причем выходы блока расста" новки операндов соединены со входами матрицы элементов И, о т л и ч а ю"щ и й с я тем, что, с целью расширения функциональных возможностей устройства путем введения операции контроля входнйх операндов, ь сумматор-умножитель введены первый, второй и третий элемен ты ИЛИ, первый, второй, третий, четвертый и пятый блокикоммутации, причем первый управляющий вход сумматора-умножителя соединен с первыми входами первого и второго элементов ИЛИ, вто- . .рой управляющий вход сумматора-умно жителя соединен со вторым входом пер вого элемента ИЛИ и с первым. входом третьего элемента ИЛИ, третий управля ющий ъход сумматора-умножителя соеди 7898нен со вторыми входами второго и третьего элементов ИЛИ, выходы которых со-единены соответственно с управляющимивходами первого и второго блоков коммутации, информационные входы первого и,5второго блоков коммутации являются соответственно входами операндов сумматора-умножителя, выходы первого блокаlкоммутации соединены с первыми группами входов блоков расстановки операндови равенства операндов, выходы второгоблока коммутации соединены со вторымигруппами входов блоков расстановки операндов и равенства операндов, выходыблока равенства операндов соединены спервыми входами третьего и четвертогоблоков коммутации, выходы матрицы элементов И соединены со вторыми входамитретьего и четвертого блоков коммутациии с первым входом пятого. блока коммутации, третий управляющий вход сумматора умножителя соединен с.управляющими входами третьего и четвертого блоков коммутации, выход первого элемента ИЛИ со 5 .единен с управляющим входом пятого блока коммутации, выходы третьего, четвертого и пятого блоков коммутации являются соответственно выходами результатэвумножения, сложения и контроля сумматоЗО ра умножителя,Источники информации,принятые во внимание при экспертизе 1. Авторскоесвидетельство СССР 35 М 382276, кл, Ь 06 Г 7/82, 1969.2. Авторское свидетельство СССР М 286368, кл. 6 06 Р 7/80, 1967. 3. Авторское свидетельство СССР щ % 496888, кл. 0 06 Р 7/38, 1974/ Тираж 751 ВНИИПИ Государственного кпо делам изобретений и от 3.13035, Москва, Ж, Раушск илиал ППП "Патент, г, Ужгород, ул. Проектная, 4 Редактор И. ГрузовЗаказ 7196 45 Подписноемитета СССРрытий наб. д. 4/5